Аналого-цифровой преобразователь

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскикСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет Н 03 К 13/02 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 070383 72) Авторизобретени.Э. Балтрашеви 71) Заявител енннградский ордена Ле институт им. В. И.н ь 4) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТ талона на данном так ем зе. чен Изв образо нения, ватель редели пульсо мент И стен аналого-ци атель, содержащ цифроаналоговый реверсивный сч ель импульсов,триггер управ 23 ровс й сх прео тчик енер ения прему срав- разо- расптор ими элеИзобретение относится к аналогоцифровым преобразователям и может быть использовано в области связи, вычислительной и измерительной технике, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований. Известно устройство аналого-цифрового преобразования по принципу поразрядного уравновешивания, содержащее цифроаналоговый преобразователь, счетный триггер, схему сравнения, блок управления, реверсивный счетчик, схемы совпадения, инвертор и формирователь импульсов, обеспечивающее сравнение сигнала рассогласования со значением эталона разряда, следующего за опрашиваемым. Если сигнал рассогласования меньше указанного эталона, то осуществляется коррекция образцового сигнала шагом соответствующим опрашиваемому разряду 1).Недостатком такого аналого-цифрового преобразователя является не-. возможность обработки сигнала рассогласования в случае, если приращение входного сигнала за такт больше,1. ц:,Р,электротекни кЩ "-;,;ова (Ленина) 1 Недостатком устройства является,низкая достоверность выходных кодМи большая погрешность преобразования, обусловленные тем, что величина шага квантования уменьшаетсявдвое на каждом такте независимо отответов схемы сравнения, тем самымне учитывается. возможность изменения взаимного расположения входногосигнала и ранее сформированных образцовых уровней. Однако часто из"за различных сбоев, помех и утечеквзаимное расположение образцовогоуровня и входного сигнала определяется неверно, что ведет к уменьшениюдостоверности и увеличению погрешностиЦелтоверн0 шение ь изобретения - повышение досости выходного кода и уменьпогрешности преобразования.35 55 60 65 Поставленная цель достигаетсятем, что в аналого-цифровой преобразователь, содержащий схему сравнения, первый вход которой соединен с вхоцной клеммой, а второй вход соединен с выходом цифроаналогового 5 преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов реверсивного счетчика, счетные входы разрядов которого соединены с выходами соответствующих разрядов распределителя импульсов, а входы установки режима работы - с выходом схемы сравнения, элемент И, первый вход которого соединен с единичным вцходом триггера управления, а второй вход - с выходом генератора импульсов, единичный вход триггера управления соединен с шиной "Запуск", а нулевой выход - с шиной "Готовность", введен блок разрешения уменьшения шага квантования, первый вход которого соединен с выходом схемы сравнения, второй вход - с выходом элемента И, а третий вход - с единичным выходом младшего разряда25 распределителя импульсов, первый выход - с управляющим входом реверсивного счетчика, второй выходс входом распределителя импульсов, а третий выход - с нулевым входом 30 триггера управления.На фиг, 1 представлена функциональная схема аналого-цифрового преобразователя; на Фиг. 2 - одна из возможных функциональных схем . для реализации блока разрешения уменьшения .шага квантования фиг. 3 поясняет недостатки прототипа; Фиг. 4 - сущность предлагаемого аналого-цифрового преобразователя. 40Аналого-цифровой преобразователь (Фиг. 1) содержит схему 1 сравнения, первый вход которой соединен с выходом источника входного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя 2, цифровые входы которого соединены с выходами соответствующих разрядов реверсивного счетчика 3, счетные входы разрядов реверсивного счетчика 3 соединены с выходами соответствующих разрядов распределителя .4 импульсов, выход схемы 1 сравнения соединен с входами установки режима работы реверсивного счетчика 3, первый вход элемента И 5 соединен с единичным выходом триггера 6 управления, а второй вход - с выходом генератора 7 импульсов, единичный вход триггера 6 соединен с шиной "Запуск", а нулевой выход - с шиной "Готовность", первый вход блока 8 разрешения уменьшения шага квантования соединен с выходом схемы 1 сравнения, второй вход - с выходом элемента И 5, а третий вход с единичным выходом последнего (младшего) разряда распределителя 4 импульсов, первый выход блока 8 разрешения уменьшения шага квантования соединен с управляющим входом реверсивного счетчика 3, второй выход - с входом распределителя 4 импульсов, а третий выход - с нулевым входом триггера 6 управления.Одна из возможных схем реализации блока 8 разрешения уменьшения шага квантования (фиг. 2) содержит первый 9 и второй 10 элементы задержки, первый 11 и второй 12 триггеры, логический элемент 13 неравнозначности, первый 14, второй 15, третий 16 и четвертый 17 элементы И, а также элемент ИЛИ 18. Первый 11 и второй 12 триггеры служат для запоминания состояния на предыдущем такте соответственно схемы 1 сравнения и последнего (младшего) разряда распределителя 4 импульсов (фиг. 1).Если обозначить через1 ) ответ схемы сравнения на 1-м такте (О ) Ох), через д - сигнал от генератора импульсов (фиг. 1), через д - задержанный сигнал от генератора импульсов (с помощью элемента 9 задержки на Фиг. 2), а через п 1 ) - состояние последнего (младшего) разряда распределителя импульсов на 1-м такте, то закономерность появления сигнала на 3-м выходе (Е ) блока разрешения уменьшения шага квантования может быть задана в виде1=у чУ МЯ= И- ДЬЮИ-чйпИ Ю = 9 ЯУОчМИЧО-Ли 43 ьС 1-3 Сущность предлагаемого решения заключается в том, что уменьшение величины шага квантования производится только при чередовании отве- . тов схемы сравнения, тем самым достигается воэможность проверки наличия сигнала в текущем отрезке шка" лы, т.е. между предыдущими и текущими образцовыми уровнями.Устройство работает следующим образом.Сигнал начальной установки устанавливает в реверсивном счетчике 3 и в распределителе 4 импульсов код 100, триггер 6 управления переводится в "0", блок 8 разрешения уменьшения шага квантования переводится в состояние, соответствующее ответу схемы 1 сравнения на предыдущем такте (М 1- 13 ЦхЦ,), Реверсивный счетчик 3 переводится в режим сложения. Цепи начальной установки на фиг. 1 не показаны.Преобразователь начинает работатьпосле прихода сигнала "Запуск", устанавливающего триггер 6 управле"1",При ответе схемы сравнейия Ох 0реверсивный счетчик переводится врежим сложения, а при О( 0 О - врежим вычитания. В реверсивном счетчике по сигналу Е происходит увеличение (при Ох )Ъо) или уменьшение (при 0( 0 ) кода на одну единицу, вес которой задается текущимкодом распределителя 4 импульсов.При чередовании ответов схемы сравнения на втором выходе блока 8 разрешения уменьшения шага квантованияпоявляется сигнал Е 2 а результатеосуществляется сдвиг вправо единИцы в распределителе 4 импульсов,т.е. уменьшается вдвое шаг квантования. При совпадении ответов схемы сравнения величина шага квантования не меняется.После формирования величины шага квантования на первом выходе блока 8 разрешения уменьшения шагаквантования появляется сигнал Е,изменяющий содержимое реверсивногосчетчика 3 на величину шага квантования, хранящуюся на распределителе 4 импульсов, После того, какпоследний (младший) разряд распределителя импульсов устанавливаетсяв "1", дальнейший сдвиг вправо,как уже отмечалось, запрещается иосуществляется проверка попаданиясигнала в квант. При появлении сигнала Е 3 на третьем выходе блока 8разрешения уменьшения шага квантования триггер 6 управления устанавливается в "0", выдается сигнал"Готовность" и преобразование заканчивается, при этом, если 0 о ), 0 х,то сигнал Е уменьшает содержимоереверсивного счетчика 3 на единицу(квант), На фиг. 4 приведен пример,поясняющий сущность предлагаемогоаналого-цифрового преобразователяпри преобразовании постоянноговходного сигнала и при воздействииодиночной помехи.Моделирование прототипа и предлагаемого преобразователя показывает, что при воздействии помех погрешность прототипа может достигатьвеличины половины диапазона возможных изменений входного сигнала, в то время как погрешность предлагаемого преобразователя не превышает одного кванта. Таким образом, введение блока разрешения уменьше ния шага квантования позволяет значительно повысить достоверность выдаваемого кода и уменьшить погрешность преобразования.10Формула изобретенияАналого-цифровой преобразователь,содержащий схему сравнения, первый15 вход которой соединен с входнойклеммой, а второй вход соединен свыходом цифроаналогового преобразователя, цифровые входы которого соединены с выходами соответствующихразрядов реверсивного счетчика,счетные входы разрядов которого сое.динены с выходами соответствующихразрядов распределителя импульсов,а входы установки режима работы25 с выходом схемы сравнения, элементИ, первый вход которого соединен сединичным выходом триггера управления, а второй вход - с выходом генератора импульсов, единичный входтриггера управления соединен с шиной "Запуск", а нулевой выход - сшиной "Готовность", о т л и ч а ющ и й с я тем, что, с целью повышения достоверности выходного кодаи уменьшения погрешности преобразования, в него введен блок разрешения уменьшения шага квантования,первый вход которого соединен с выходом схемы сравнения, второй входс выходом элемента И, а третий вход -40 с единичным выходом младшего разряда распределителя импульсов, первыйвыход - с управляющим входом реверсивного счетчика, второй выходс входом распределителя импульсов,45 а третий выход - с нулевым входомтриггера управления.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР5 О 9 214205, кл. Н 03 К 13/17, 1967.2. Полупроводниковые кодирующиеи декодирующие преобразователи.Под ред. В.Б. Смолова и др Л.,ВНИИП Тираж Филиал ПП г.Ужгород ая,4 Заказ 1589/4 Подписное П "Патентг,ул.Проектн