Мультиплексный канал

/О ляюав которого яв яется группоизи с оператива первый входвыходу блока паходов и выходов с нои памятью кан второи вых первыми вх м го блока, и и блока лок льтиплекснои памя ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) 1. МуПВТИПЛВКСНй КАНАЛ, содержащий блок сопряжения с оперативной памятью, группа входов и подключен к первому мяти микропрограмм, которого соединен с арифметико-логическ опряжения с интер енсом ввода-вывода, первым выходом подключенногок первому входу блока сопряженияс центральным процессором, вторым.входом и выходом - соответственнок входу и выходу связи с внешнимустройством канала, а третьим входом - к первому входу блока регистровактивного подканала, второму входублока сопряжения с центральным процес.сором и первому выходу арифметико-логического блока, второй вход которого соединен с первыми выходами блока регистров информации, блока регистров активного подканала, третьимвходом блока сопряжения с интерфейЯО 1167613 А сом ввода-вывода и первым выходомблока сопряжения с центральным процесором, второй выход и третий входкоторого являются соответственно выходом и входом связи с центральнымпроцессором канала, второй вход блока мультиплексной памяти соединенс вторым выходом блока регистровактивного подканала, второй выходарифметико-логического блока подключен к первому адресному входу бка памяти микропрограмм, вторым адресным входом и третьим выходом соединенного соответственно с первыми выходом и входом блока дещифра цин функциональных переходов, второй выход которого подключен к управ щему входу блока коммутации сиги лов управления обменом, о т л и - .ц а ю щ и й с я тем, что, с целью повышения быстродействия канала, в него введены блок коммутации данных, регистр масок и блок формирования состояния обмена, причем адресный вход блока коммутации данных, управляющий вход регистра ма и первый вход блока формирования состояния обмена соединены соот, ветственно с четвертым, пятым и шестым выходами блока памяти микропрограмм, третьим адресным входом и седьмым выходом подключенного соответственно к третьему выходу и четвертому входу блока сопряжения с центральным процессором, четвертым адресным входом - с четвертым выхо дом блока сопряжения с интерфейсом ввода-вывода, восьмым выходом - с вторым входом арифметико-логического блока и вторым входом блока сопряжения с оперативной памятью, а пятым24"из блока 3, по шинам 33 из блока 6, по шинам 27 иэ блока 4 или по шинам 38 иэ регистра 208 блока 8. Коммутация выполняетсяв соответствии с кодом, подаваемым на управляющие входы мультиплексоров по шинам 39 из блока. 1.Мультиплексоры 323-358 предназначены для коммутации четырех младших байт информации, поступившей по шинам 24 иэ блока 3, по шинам 38 из регистра 207, по шинам 27 и 33 иэ блоков 4 и 6.Машинный. цикл канала состоит из первого-четвертого тактов (ТИ 1 - ТИ 4). В каждом такте два синхросигнала длительностью 50 нс. Длительность цикла микрокоманды 400 нс.Мультиплексный канал работает ,следующим образом.Операция ввода-вывода в мультиплексном канале начинается по специальной команде процессора, которая задает адрес канала и внешнего устройства и при помощи специаль. ных управляющих слов указывает код команды, начальный адрес оперативной памяти, количество передаваемых байт данных и специальные управляющие признаки (Флажки), па которым 30 в блоке 6 Формируется управляющее слово адресуемого устройства.Рассмотрим выполнение операций чтения в записи в мультиплексном режиме работы канала. Данные накапли. 35 ваются в четырехбайтном регистре 208, Обмен данными с оперативной памятью выполняется по 8 байт.Режим работы канала по обмену данными между внешними устройством 40 (ВУ) и оперативной памятью зависит от режима работы ВУ 7. В мультиплексном режиме при готовности одного из ВУ принять .или передать байт данных внешнее устройство выдает на шине 32 сигнал запроса на обслуживание (ТРБ-А). Если канал не занят выполнением операции ввода"вывода, то начинается 50 последовательность выборки ВУ, в течение которой ВУ выдает на вход 32 канала свой адрес и признак идентификации адреса (АДР-А), который по шине 30 из блока 5 поступает в узел 55 99 формирования запросов. Устанавливается триггер 105 требования, в узле 53 Формируется фиксированный адрес 007/16 сс микропрограммы обслуживания (Фиг. 24).Микропрограмма обслуживаниясостоит из трех этапов:1. Чтение информации из адресуемого подканала блока 6 в регистры196 и 197 блока 7 (четыре микрокоманды),2. Обслуживание данных (три-пятьмикрокоманд)3. Загрузка модифицированнойинформации из регистров 196 и 197в адресуемый подканал блока 6 (четыре микрокоманды).Микрокоманда 1, В такте ТИЗ адресВУ с шин 32 передается через блок 4в регистр 198, в такте ТИ 4 по сигналам на шинах 16 в адресном регистремультиплексной памяти (триггеры 183185) Формируется адрес первого управляющего слова (УСУ 1) адресуемогоВУ. В такте ТИ 4 на шины 31 каналавыдается сигнал УПР-К (указание продолжить последовательность выборки,вводимую ВУ).Микрокоманда 2. В такте ТИЗ изадресуемого подканала блока б считывается УСУ 1 (код операции, флажки, счетчик байт) в регистр 208блока 8. В такте ТИ 4 по сигналамна шинах 16 в адресном регистремультиплексной памяти (триггеры 183185) формируется адрес УСУ 2.Микрокоманда 3, В такте ТИ 1 регистр 208 через узел 211 подаетсяна шину 28 блока 4, в такте ТИЗ сшины 27 блока 4 принимается в регистр197 блока 7 из адресуемого подканалаи считывается (ключ защиты, признакстраницы, счетчик байт, буфера иадрес данных) в регистр. 208 блока8 УСУ 2, в такте ТИ 4 Формируется вадресном регистре блока 6 адрес УСУЗВ такте ТИ 2 в зависимости от сигнала на шине 206 в узле 54 формируется один из двух адресов следующеймикрокоманды (анализируется состояние триггера счетчика байт в регистре 197) .Микрокоманда 4 (счетчик байт неисчерпан).В такте ТИ 1 содержимое регистра208 подается на вход блока 4, втакте ТИЗ с выхода 27 передаетсяв регистр 196, из адресуемого подканала считывается УСУЗ (буфер данных)в регистр 208 блока 8, в такте ТИ 4формируется в адресном регистребло10 ка 6 адрес УСУ 4 (адрес страницыоперативной памяти).В такте ТИ 2 по сигналу на шине285 на выходе элементов 275, 276,282 и 283 блока 12 в зависимости откода операции на шинах 203, 204 и 205Формируется один иэ кодов первогофункционального перехода (Фиг. 22).Операции чтения и обратного чтения.Микрокоманда 5. В такте ТИ 1 байтданных с шин 32 по шинам 28 принимается на вход блока 4, а в тактеТИЗ в зависимости от сигналов на шинах 224-227 разрешения приема информации с выходных шин 27 блока 4 принимается в соответствующий байт регистра 208, иэ адресуемого подканалаблока 6 считывается УСУ 4 (адрес сле.дующей страницы оперативной памяти)в регистр 207 в такте ТИ 4 на шины31 канала выдается сигнал ИНФК. Втакте ТИ 2 этой микрокоманды по сигналу на шине 286 на выходе элементов375, 276, 283 и 282 блока 12 Формируется один из адресов второго Функционального перехода (Фиг, 23), т,е.четыре младших разряда адреса слецующей микрокоманды Формируютсяв зависимости от состояния шин 30200-202 трех младших разрядов, двадцатого разряда шины 250, адресногорегистра 196 и счетчика 235 байтбуфера,Микрокоманда 6 (адрес "0000" или 35"1000").Буфер данных не полный, адресданных не на границе слова. В тактеТИ 1 содержимое регистра 196 подается на вход блока 4, модифицируется на 1 и в такте ТИЗ информацияс шин 27 заносится в регистр 196, посигналу на шине 243 модифицируетсяна +1 счетчик 235 байт буфера,выполняется запись регистра 208 в 45адресуемый подканал блока 6.Микрокоманда 6 (адрес "0110").Буфер 208 полный, адрес на границе слова,В такте ТИ 1 адрес данных из регистра 196 передается в регистр 131адреса оперативной памяти и на вход28 блока 4, регистр 208 через блок13 коммутатора передается в регистр207. В блоке 3 сопряжения с оперативной памятью вырабатывается сигналзапроса на связь с ОП и сигналчтения ОП (22). В такте ТИЗ модифицированный адрес данных с выхода 27блока 4 заносится в регистр 196, выдается сигнал 246 установки триггера236 конца страницы оперативной па"мяти по сигналу 244 сбрасываетсясчетчик 235 байт буфера. По сигналу25 готовности ОП (после окончанияцикла работы оперативной памятиравного 1,2 мкс) в узле 210 управ"ления регистром вырабатываютсясигналы 216-219 приема в регистр208. Информация из оперативной памяти через блок 13 коммутатора пошине 37 принимается в регистр 208.Микрокоманда 6 (адрес "1110").Буфер полный, адрес данных награнице двойного слова. В данномслучае информация из оперативнойпамяти с шин 24 через блок 13 принимается в регистр 207. Модифицируется на 11 адрес данных в регистре 196выдается сигнал но шине 246 установки триггера 236 конца страницы, исбрасывается счетчик 235 бакт буфетра.Микрокоманда 6 (адрес 0010")Буфер неполный, адрес данныхна границе слова.В такте ТИ 1 регистр 208 черезблок 13 передается в регистр 207.По сигналу на шине 271 в блоке 11вырабатываются сигналы 231-234 масок (Фиг. 18),Лрочи-анная информация из оперативной памяти принимается в регистр 208и по маскам в регистр 207,Модифицируется на + 1 адрес данныхв регистре 196, на шине выдаетсясигнал 246 установки триггера 236-.конца страницы, сбрасывается сигналом на шине 244 счетчик 235.Микрокоманда 6 (адрес " 1010").Буфер неполный, адрес данныхна границе двойного слова. В этомслучае информация иэ оперативнойпамяти принимается в регистр 207 и помаскам в регистр 208, Остальные шаги аналогичны микрокоманде 6 с адресом "0010".Микрокоманды 7 и 8.В такте Ти 1 два младших байтарегистра 197 подаются по шине 28 вблоке 4, модифицируются на -1 и втакте ТИЗ заносятся в регистр 197.При этом может быть выполненазапись содержимого регистров 207и 208 в оперативную память (осуществляется запись, если в предыдущей20 45 микрокоманде выполнялось чтениеоперативной памяти)Операция записи (фиг, 24 и 25).Выполнение микрокоманды 1-4 анало гично выполнению операции чтения,Микрокоманда 5.В такте ТИ 1 на шину 28 блока 4 подается содержимое регистра 208 (буфер данных), в такте ТИЗ с шин 27 соответствующий байт данныхО по сигналу на шине 16 принимается в узел 162 блока 5 и выдается на шины 31. Адрес следующей микрокоман" ды формируется по сигналу на шине 286 разрешения втооого функциональ ного перехода (фиг.19) аналогично формированию в операции чтения.Микрокоманда 6 (адрес "0000" или ФФ 10000)Буфер не пустой, адрес данных не на границе слова.В такте ТИЗ модифицированное наколичество байт заносится в регистры 196 и 197, на выходные шины 31 канала вьдается сигнал ИНФ-К.В следующей микрокоманде модифицируется адрес данных на +1 и по . сигналу на шине 242.счетчик 235.Микрокоманда 6 (адрес 0010" или "1010" ), 30Буфер не пустой, адрес данных находится на границе слова или двойного слова.В этом случае модифицируется на -1 счетчик байт, выдается сигнал .ц ИНФ-К, по сигналу на шине 244 выполняется сброс счетчика 235.В следующей микрокоманде при модификации адреса данных дается сигнал на шине 246 разрешения смены стра ницы вМикрокоманда 6 (адрес "0110" или "1110) .Буфер пустой,адрес данных на границе слова или двойного слова,Выполняется цикл чтения слова из оперативной памяти в регистре 207 или 208 в зависимости от состояния 29-го разряда шины 202 регистра 196.50В следующей микрокоманде (7) байт данных вьдается на шины 3 1 и устанавливается сигнал ИНФ-К.В Следующих микрокомандах модидпшиоуется счетчик байт, адрес дан ных устанавливается сигнал на шине 246 разрешения смены страницы сбрасы. - вается счетчик 235. Микрокоманда 6 (адрес "0100" или ." 1100"), Буфер пустой, адрес данных нена границе слова или двойного слова.Выполняется цикл чтения слона из оперативной памяти.В следующих микрокомандах после вьдачи байта данных на выходные шины 31 канала слово из регистра 208 записывается в адресуемый под-. канал (УСУЗ) блока 6, модифицируется адрес данных, счетчик байт и счетчик байт буфера.Рассмотрим выполнение чтения и записи с косвенной адресацией данных в канале.Косвенная адресация данных в канале позволяет одной команде ввода- вывода работать с несколькими непри. легающими страницами оперативной памяти. Вели задан флажок косвенной адресации в командном слове канала, то адрес данных в данном слове является начальным адресом списка адресов. В этом случае реальный адрес данных извлекается из оперативной памяти по адресу, указанному в списке адресов. При передаче данных канал определяет окончание страницы по изменению состояния двадцатого разряда регистра 196.и устанавливает триггер 236 конца страницы.При выполнении операции чтения в микрокоманде 5 (фиг. 24) выполняется прием байта данных в нулевой байт регистра 208, при этом в регистр 207 из адресуемого подканала блока 6 считывается адрес следующей страницы списка косвенных адресов оперативной памяти. В общий цикл обслуживания данных добавляется считы вание адреса данных из оперативной памяти в регистр 196, затем адрес страницы модифицируется и записывается в адресуемый подканал блока 6 (микрокоманды "0001", "1001", 7-9, фиг. 26). В операции записи при выполнении микрокоманды 5 (фиг. 24) байт данных устанавливается на шины, 31, но выдача сигнала ИНФ-К блокируется, выполняется функциональный переход к шестой микрокоманде с адресом "0101" (фиг. 27). Выдача байта данных на шины 31 и сигнала ИНФ-К выполняется после смены страницы и чтения информации из. оперативной памяти в регистр 208 (микрокоманды 7-10, фиг. 27).1167613 23 24 Нулввиплекгиый камал Таким образом, в предложенном мультиплексном канале использование информационных регистров связи оперативной памятью для буферизации данных и связи с мультиплексной памятью канала, а также сокращениес общего количества микрокоманд позволяет повысить его быстродействие.167613 Иульаиплек сный канал г В 81167613 адресным входом - с третьим выходомблока регистров активного подканала,информационным входом блока коммутации сигналов управления обменоми вторым входом блока дешифрациифункциональных переходов, второйи третий выходы которого подключенысоответственно к первому и второмуинформационным входам регистра масок,а третий вход - к третьему информационному входу регистра масок и выходу блока коммутации сигналовуправления обменом, адресный входкоторого соединен с четвертымвходом блока дешифрации Функциональных переходов, вторым входом блокарегистров активного подканала ивыходом блока Формирования состоянияобмена, второй и третий входы которого соединены соответственно спервым информационным входом блокакоммутации данных и первым выходомарифметико-логического блока и счетвертым выходом блока регистровактивного подканала, третьим входомподключенного к второму выходу блока памяти микропрограммы и первомувходу блока регистров информации,второй вход которого соединен свыходом регистра масок, третий входс выходом блока коммутации данных,а второй выход и четвертый вход -соответственно с третьим входом ипервым выхоцом блока сопряжения с оперативной памятью, второй выходкоторого подключен к второму информационному входу блока коммутацииданных, третий информационный входкоторого соединен с третьим входомблока мультиплексной памяти и вторым выходом блока регистров информации, а четвертый информационныйвход - с выходом блока мультиплексной памяти. 2. Канал по и. 1, о т л и ч а ющ и й с я тем, что блок формирования состояния обмена содержит счетчик байтов буфера, триггер, элемент сравнения, элемент И-НЕ и элемент НЕ, причем выходы счетчика байтов буфера и триггера образуют выход блока, информационные входы счетчика байтов буфера и триггера и первый вход элемента сравнения образуют второй вход блока, первый вход элемента И-НЕ соединен с выходом элемента сравнения, а .выход - с установочным входом триггера, синхровход которого через элемент НЕ подключен к разрешающему входу счетчика байтов буфера, второй вход элемента сравнения является третьим входом блока, второй вход элемента И-НЕ, синхровход, вход сброса и разрешающий вход счетчика буйтов буфера и вход сброса триггера образуют первый вход блока,Изобретение относится к вычислительной технике, в частности к организации мультиплексных каналов микропрограммных вычислительньгкф машин, и может быть использовано для управления обменом информацией между внешними устройствами (ВУ) и процессором.Известны мультиплексные каналы микропрограммных вычислительных машин, содержащие блок памяти микропрограмм, арифметико-логическое устройство, мультиплексную память, блок сопряжения с оперативной памятью, блок сопряжения с центральным процессором, соединенные между собой, с оперативной памятью и цен 5 О 15 тральным процессором системой инФормационных управляющих шин. Известные каналы при работе в мультиплексном режиме, выполняя обмен информацией между ВУ и оперативкой памятью, считывают для каждого устройства управляющую информацию операции ввода-вывода мз мультиплекс. ной памяти, выполняют обмен информацией между ВУ и оперативной памятью, затем запоминают измененную управляю.щую информацию в мультиплексной памяти 1 .Недостатками этих каналов являются низкая пропускная способность и производительность вычислительной системы, обусловленные большими6763 Нулаеиилексний аналыпцплексный канал 3Кугтьатиялеиснмй ко нал 1. Прмето адреса ВгтттУВ/, форлгиро 8 ание адреса паднанала(183-1 ВХ/,5 ыдаиа УПРК ЩЙ. Чртение из гаулаптгтллексиог 2 помлптиЯУСУ 188 лон инЯаравации/20 В/ гс(СЧ-К/ 0тч рееислт/да ИЭ 8 рвгислтр 197. Р Чптение ад гтулоатвгтЛенсной ланлти/б Яфгт 2, сосктолние счетчика дайптЗаписи Чтение е длониро ной гилисаопералтиднущ гтанепта Члтеиие или члссние одролтное Прие 1 т аиаа даннои д регистр 2 ОЮ 5. Чтение из нулыоилдекснои ланити(6/ УСУФ Егистр 207 Вдсдача ИНФН, функциолаг/оный гриф.годСнена слтраницы оперолти ноиламанчи оооо 1 ООО 1010001 п Н 10 Окончание огте/тации канчание операции ода фин а- ЦтДалйса д ол ти нуюлаодификрцил елтчина ааит 1/197//СЧ-Ю/Ф 3. Передача с/длаатно 8 и счелтчиао/ У Запись 8 нулаптиапексную пан Я Паредача адреса данныи/196/ 11. 3 ааисв 8 нулалтиплексную п 497/ 8 Атон инсрорнации 20 В)лото реаислтра 2 ОВ.В АМа инсрорнации/20 В/инллта регистра 20 В б, Нодификоциаадреса иа г 1/1%ИЙификациасчетчика дайт д уфсра/2 3 б/ Зппсссь буффа /20 В/8 ндлот алекси уюпоналто. б Передачарегислтрж 208 Врегистр 207. Усатанодла нагкн региалро 202Чтт исолератийной полети, 8 рсг. 207, 206, Юодц фикаиияадрес а ндг 1/196/Устанодла ррранииы(2 стб/. синус ссачакаЗд.Мит уфгра. Передача регцстра 200 8 рггсктр 207. Чтение операатиднои понкти д рог истр 22 В. йодифиласигд адреса наг 1/160/ Устанадна страницы/290/ /россчещаалцайт дуф.ссоа/235/,6, Чщекцс олерати Хнойпоняти 8ег истр 207.одификоциа а д реса ной 1/11 Устаноднастрониаыl2 ттб Сдрос счетчика дайм дуфера сс 2 36/. б. устало кана сол ее истра 20 о(210-219/Чтснис олсаатиВной ланати д рог истры 207.206. гтодцфцкоссил адреса Ча+1/19/ Устпанодкастранигсэс/29 б/1167 б 13 Кдльтиплексный канал Запись Выдача о и" тение из фера да ег, 20 о. одификаци В,Члена из ОРоуфюрп данных1,бег, 2 О 7. 7, ПереВа и рег И 7 рег, РОВ. В ыдача ДЪл 7 Ю да нных из ргг.2 Р на а 4 ины 81. Выдача УИФК, ИРЙ/ффикац усчетное Ашна - 67lдО 0: счсй 7 ч(лыт 6 уРераР анных из рег,208 на щинц 34. Чтение адреса страницыбрее,ЕО функциональный перехоо Г. ЧптЕиие из аПдуфера даииихо рег, 207. У. /7 ередача рег.20о рег.203Выдача байтаданным из рег 2на щииы И.Выдача ИОФК К Вьдача ИО КИодификауия счетчика оайтна/1 У 7/ 9, Иодификация адреса данных иа+ ФИЕ/ Иодификация счет чика аайтбуфероВ 5 сиена ст аницыопералионойааюяти К Чтение из ОП ф фера данных 6 рег, 208,Вьгдача оайтанных из региа щииы Ныдача ИИФК счетчика оайт,на РУ 7/,Записьрег, 2 О 8а РО 71167613 Иулыпипленснь й канал Чаение с косоенной адресациейоператионои аамяти 0001, Ю 01 дрес страницы кратен слоу Внес страницы не кратен слоу Зааисьдуфера 204 , мобификаиия адр аницы 1207)и закись регистр 498. чтение сараницы 1207или ГОВ У. Пеоедача адреса страницьиз регистра 186 о ЕЯ.Сброс счетчика оайтдублера РЗК/ 8, Иодификация адреса данныхна+1 регистре 207 иаередача о регистр 488.Иодификаиия счетчикадайт буфера 12 М/Зались адреса следующейстраницы Ю ИП У, Кодификация счетчика Вайт (197 Чтение буфера из Рй 7 Ю регистр 208. 7, Передача адреса Ванных из регистра 269 о ИУ. Пеедаца адреса страницы из регистра 196 Ф ЬМ Сброс счетчика байя оуфера 2 уу/затратами времени на выполнение микрСпрограмм обслуживания.Наиболее близким к изобретениюявляется мультиплексный канал, содержащий блок памяти микропрограмм,блок процессора, блок оперативнойпамяти, арифметико-логический блок,блок сопряжения с интерфейсом, блокмультиплексной памяти, блок регистровьактивного подканала, включающии регистр текущего адреса и регистрпоследующего адреса, блок дешифрации команд, блок формирования начальных адресов с триггером загрузкирегистров, блок сравнения адресови блок регистров, причем выходы блоков оперативной и мультиплекснойпамяти, блока сопряжения с интерфейсом, блока регистров и блока памятимикропрограмм соединены с соответствующими входами арифметико-логического блока, выходы которого подключены к первым входам блока регистров,блока сопряжения с интерфейсом, бло-,ка регистров активного подканалаи блока мультиплексной памяти, вторые вход и выход которого подключенысоответственно к первым выходу ивходу блока дешифрации команд, группа входов и третий выход - к группе З 0выходов и первому входу блока формирования начальных адресов, а четвертый выход - к первым входам блоков мультиплексной и оперативной памяти, выходы дешифратора команд сое. 35динены с соответствующими входамиблока регистров, блока регистровактивного подканала, блока сопряжения с интерфейсом, через триггерзагрузки регистров с входом блока 40формирования начальных адресов,входы которого соединены с соответствующими выходами блока сопряжения с интерфейсом, и через блоксравнения адресов с выходом блока 45регистров активного подканала 23Недостаток этого канала состоитв низком быстродействии,Цель изобретения - повышение быстродействия мультиплексного канала. 50Поставленная цель достигаетсятем, что в мультиплексный канал,содержащий блок сопряжения .с оперативной памятью, группа входови выходов которого является группой 55входов и выходов связи с оперативной памятью канала, а первый входподключен к первому выходу блока памяти микропрограмм, второй выходкоторого соединен с первыми входа-:ми арифметико-логического .блока,блока мультиплексной памяти и блока сопряжения с интерфейсом вводавывода первым выходом подключенного к первому входу блока сопряжения,с центральным процессором,вторыми входом и выходом - соответственно к входу и выходу связи свнешним устройством канала, атретьим входом - к первому входублока регистров активного подканала,второму входу блока сопряжения сцентральным процессором и первомувыходу арифметико-логического блока, второй вход которого соединенс первыми выходами блока регистровинформации, блока регистров активного подканала, третьим выходом блока сопряжения с интерфейсом вводавывода и первым выходом блока сопряжения с центральным процессором,второй выход и третий вход которогоявляются соответственно выходом ивходом связи с центральным процессором канала, второй вход блокамультиплексной памяти соединен свторым выходом блока регистровактивного подканала, второй выходарифметико-логического блока подключен к первому адресному входу блокапамяти микропрограмм, вторым адресным входом и третьим выходом соединенного соответственно с первымивыходом и входом блока дешифрациифункциональных переходов второйвыход которого подключен к управляющему входу блока коммутации сигналов управления обменом, введеныблок коммутации данных, регистрмасок и блок формирования состоянияобмена, причем адресный вход блокакоммутации данных, управляющий входрегистра масок и первый вход блокаформирования состояния обмена соединены соответственно с четвертым,пятым и шестым выходами блока памяти микропрограмм, третьим адресным входом и седьмым выходом подключенного соответственно к третьемувыходу и четвертому входу блокасопряжения с центральным процессором,четвертым адресным входом - с четвертым выходом блока сопряжения с интерфейсом ввода-вывода, восьмым выходом - с вторым входом арифметикологического блока и вторым входом67 б 3 Иулыпиплексный канал Запись с косбенной адресациейаператианой памяти Запись Юуфера(20 Ь)а ИП,цод д Ядрес страницы кратен слоу Ядрес страницы не кратен слооу Фи Составитель нко Техред Т.Фантг,87 В, Вертл Редактор Л. Алексее а орректор Л. Пилипенко ПодписиР аказ тета СССрытийнаб., д. ко оска лиал ППП Патент, г. Ужгород, ул. Проектная,Ф К р ницыЯ 07) и запись а ег истр 196), Чтение стр аницы 297 илиГУВ/7, Передача адреса следующеи страницы из регистра 196 8 208 8. Запись адреса страницыИП. Чтение слоаа данных 8регистр 207. Модификацияадреса данны на+ 1 изанесение б регистр Выдача дайта данных нащинь Я каналаРыдача ИНФКПередача регистра 20750 Модификация счетчикадаил 1 УТ/. Кодификациясчетчика ОайтЮуРера (гУ 5) 437/47 Тираж 71 ВНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, РаушОц)едача адреса данных из регистра 208 8 207 Передача адреса следующ странииь из регистра 196 8 208блока сопрнжения с оперативнойпамятью, а пятым адресным входом -с третьим выходом блока регистровактивного подканала, информационнымвходом блока коммутации сигналов 5управления обменом и вторым входомблока дешифрации Функциональных переходов, второй и третий выходы которого подключены соответственно кпервому и второму информационнымвходам регистра масок, а третий входк третьему информационному входурегистра масок и выходу блока коммутации сигналов управления обменом,адресный вход которого соединенс четвертым входом блока дешифра. -ции Функциональных переходов, вторым входом блока регистров активногоподканала и выходом блока формирования состояния обмена, второй итретий входы которого соединенысоответственно с первым информационным входом блока коммутации данныхи первым выходом арифметико-логического блока и с четвертым выходомблока регистров активного подканала,третьим входом подключенного к второму выходу блока памяти микропрограммы и первому входу блока регистровинформации, второй вход которого ЗОсоединен с выходом регистра масок,третий вход - с выходом блока коммутации данных, а второй выход и четвертый вход - соответственно стретьим входом и первым выходомблока сопряжения с оперативной памятью, второй выход которого подключен к второму информационному входу блока коммутации данных, третийинформационный вход которого соединен с третьим входом блока мультиплексной памяти и вторым выходом блока регистров информации, а четвертый информационный вход - с выходомблока мультиплексной памяти. 45Блок Формирования состояния обмена содержит счетчик байтов буфера,триггер, элемент сравнения, элементИ-НЕ и элемент НЕ, причем выходысчетчика байтов буфера и триггера 50образуют выход блока, информационные входы счетчика байтов буфера итриггера и первый вход элемента сравнения образуют второй вход блока,первый вход элемента И-НЕ соединенс выходом элемента сравнения,а выходс установочным входом триггера,синхровход которого через элемент НЕ подключен к разрешающему входусчетчика байтов буфера, второй входэлемента сравнения является третьимвходом блока, второй вход элемента И-НЕ, синхровход, вход сброса иразрешающий вход счетчика байтовбуфера и вход сброса триггера образуют первый вход блока. На фиг. 1 представлена блок-схема предлагаемого мультиплексного канала, на Фиг, 2 - схема блока памяти микропрограмм на фиг. 3 - схема узла формирования Фиксированного адреса микрокоманды; на фиг. ч схема узла Формирования адреса следующей микрокоманды; на Фиг. 5 схема блока сопряжения с центральным процессором; на Фиг. 6 - схема узла формирования запросов, на Фиг. 7 схема узла окончания операции ввода-вывода; на фиг. 8 - схема блока сопряжения с оперативной памятью на Фиг. 9 - схема узла цикла работы оперативной памяти; на Ьиг, 10 - схема арифметико-логического блока; на фиг. 11 - схема блока сопряжения с интерфейсом ввода-вывода; на Фиг. 12 - схема блока мультиплексной памяти; на Фиг. 13 схема блока регистров активного подканала; на фиг, 14 - схема блока регистров информации, на фиг. 15 схема узла управления регистром; па фиг. 16 - схема блока формирования состояния обмена; на фиг, 1 схема блока коммутации сигналов управления обменом, на Фиг. 18 схема регистра масок, на Фиг. 19 схема блока дешифрации функционального перехода; на Фиг. 20 - схема блока коммутации данных; на фиг, 21 - таблица формирования управляющих сигналов блока коммутации сигналов управления обменом; на Фиг. 22 и 23 - таблицы Формирования первого и второго функциональных переходов в блоке дешифрации функ. циональных переходов; на фиг. 24салгоритм выполнения операции чтения в мультиплексном режиме работы канала, на фиг. 25 - алгоритм выполнения операции записи; на фиг. 26 алгоритм выполнения операции чтения с косвенной адресацией данных; на фиг. 27 - алгоритм выполнения операции записи с косвенной адресацией данных.. блок 2 сопряжения с центральным процессором, блок 3 сопряжения с оперативной памятью, арифметико-логический блок 4, блок 5 сопряженияс интерфейсом ввода-вывода, блок 6мультиплексной памяти, блок 7 регистров активного подканала, блок8 регистров информации, блок 9 фор 0мирования состояния обмена, блок 10коммутации сигналов управления обменом, регистр 11 масок, блок 12 дешифрации функциональных переходов,блок 13 коммутации данных. Блок 1памяти микропрограмм обеспечиваетавтоматическое функционированиемультиплексного канала в соответствии с заданными микрокомандами. Шинами 14 и 15 седьмого и первоговыходов блок 1 соединен соответственно с блоками 2 и 3, шинами 16второго выхода - с блоками 4-8,Блок 2 сопряжения с центральнымпроцессором обеспечивает загрузкупо шинам 17 входа связи с центральным процессором канала управляющейинформации (кода комэнды ввода-вывода, адреса внешнего устройства) вканал, Шинами 18 выхода связи с центральным процессором блок 2 соединенс центральным процессором, шинамитретьего выхода - с блоком 1 памяти микропрограмм,Блок 3 сопряжения с оперативнойпамятью предназначен для управленияобменом информацией между оперативной памятью и каналом. С оперативной памятью блок соединен информационными шинами 20-23 группы входов и выходов связи с оперативнойпамятью канала, причем по шинам20 поступают командные слова каналаи данные, по шинам 21 - данные исостояние канала. По шинам 22 из 45блока 3 в оперативную память поступают адрес, ключ защиты и признакичтения или записи. По шинам 23 вблок 3 поступают признаки режимаработы оперативной памяти. Шинами 5024 второго выхода блок 3 соединенс блоком 13, шинами 25 первого выхода - с блоком 8.Арифметико-логический блок 4 предназначен для одновременной обработки трех, двух или одного байта информации. Шиной 26.второго выходаблок 4 соединен с блоком 1, шинами 27 первого выхода - с блоками 2,5,7, 9, 13, шинами 28 второго входа - с блоками 1-3, 5, 7, 8.Блок 5 сопряжения с интерфейсом ввода-вывода управляет начальной выборкой внешнего устройства, обменом данными и байтами состояния между каналом и внешним устройством. Нинами 29 и 30 четвертого и первого выходов блок 5 соединен соотвествен но с блоком 1 памяти микропрограмм, блоком 2 сопряжения с центральным процессором,. шинами 31 и 32 вторых выхода и входа " с выходом связи с внешним устройством канала.Блок 6 мультиплексной памяти содержит всю управляющую информацию о запущенных в канале операциях вво. да-вывода. Шинами 33 выхода блок 6 соединен с блоком 13, шинами 34 второго входа - с блоком 7.Блок 7 регистров активного подканала хранит на время выполнения операции ввода-вывода на адресуемом устройстве информацию: адрес данных, адрес командного слова канала, ключ защиты, код операции, Флажки и счетчик байт. Соединен блок шинами 35 и 36 третьего и четвертого выходов с блоками 1, 10 12 и 9.Блок 8 регистров информации хранит рабочую информацию канала во ввемя выполнения микропрограмм, Загружается блок по шинам 37 третьего входа с блока 13 коммутации. Шинами 38 выхода блок 8 соединен с блоками 3, 6 и блоком 13, соединенным шинами 39 адресного входа с блоком 1.Блок 9 формирования состояния обмена хранит число-байт в буфере и флажок конца страницы (страница 2048 байт) оперативной памяти. Шинами 40 выхода блок 9 соединен с блоками 7, 10 и 12, шинами 41 первого входа - с блоком 1 памяти микропрограмм.Блок 10 коммутации сигналов управления обменом формирует признаки блокировки приема информации иэ оперативной памяти в регистры блока 8 в операциях чтения и чтения в обратном направлении. Блок 10 соединен шинами 42 выхода с блоками 11 и 12,Регистр 11 масок хранит четырехраэрядную маску слова оперативной памяти в операциях чтения и чтения в обратном направлении, Регистр 11 соединен шинами 43 выхода с блоком11678, шинами 44 .Управляющего входа " сблоком 1 памяти микропрограмм.Блок 12 дешифрации Функциональ"ного перехода вырабатывает условияформирования адреса следующей микрокоманды в командах чтения и записив зависимости от состояния адресаданных, счетчика буйт в буфере и .признака .конца страницы. Вийами 45второго выхода блок 12 соединен с .блоками 10 и 11, шинами 46 третьеговыхода - с блоком 11, шинами 47, 48первь 1 х выхода и входа - с блоком1 памяти микропрограмм,Блок 1 памяти микропрограмм 15(Фиг, 2) содержит постоянную память49, регистр 50 микрокоманд, узел51 дешифрации микрокоманд, регистр52 адреса микрокоманды, узел 53формирования фиксированного адреса 20микрокоманды узел 54 формированияадреса следующей микрокоманды, Регистр 52 адреса микрокоманды,шинами 55 и 56 соединен ссответствеинос узлами 53 и 54, Входными шинами57 узел 54 соединен с выходом реги- .стра 50 микрокоманд, шинами 58 и 59с выходами узла 51 дешифрации микрокоманд.Узел 53 формирования фиксирован- ЗОного адреса микрокоманды (Фиг, 3)содержит элементы И-ИЛИ 60-62, элемент И 63, элементы ИЛИ-НЕ 64-70элемент ИЛИ 71.35Узел 53 предназначен для Формирования фиксированных начальных адресов микропрограмм инструкции ввода- вывода и микропрограмм обслуживания данных и состояния устройств ввода О вывода о ТРБ-А (требованию абонента). По шинам 72-75 из блока 2 поступают сигналы кода инструкций ввода- вывода на первые входы соответствующих элементов И-ИЛИ 60-62 и И 6, 45Яо разрешающему сигналу на шине 6, поСтупающему на вторые входы элементов И-ИЛИ 60-62, элемент И 63 и через элемент ИЛИ 71 на входы элементов ИЛИ-НЕ 64-70 на шинах 55 Фор" 50 мируются сигналы занесения, поступающие в регистр.52.Фиксированный начальный адрес (00/16 сс) микропрограммы обслуживания по ТРБ-А Формируется по 55 сигналу, поступившему по шине 77 из блока 2 на третьи, четвертые входы элементов И-ИЛИ 60-62 и через элемент 613 10ИЛИ 71 на входы элементов ИЛИ"НЕ64-70.Узел 54 формирования адреса, следующей микрокоманды (фиг, 4) содержит элемент ИЛИ 78, триггер 79,элементы И-ИЛИ 80-83 и элементыИ 84-90Узел 54 предназначен для форми"рования адреса следующей микрокомаиды в зависимости от возникающих привыполнении текущей микрокоманды .условий. Адрес следующей микрокоманды может Формироваться двумя способами.Первый способ,Старшие разряды (2-11) адресамикрокоманды задаются в текущей микрокомандеполем адреса микрокоманды,Сигналы разрешения поступают из ре;гистра 50 по шинам 57 на первые входы элементов И-ИЛИ 82, 83 и 84-90,на вторые входы по шине 58 из узла 51 дешифрации микрокоманд поступает сигнал занесения адреса микрокоманды. Сигнал занесения в первый разряд регистра 52 микрокоманды формируется на выходе элементаИ-ИЛИ 81 по сигналу разрешения,поступающему по шине 29 из блока 5.Сигнал занесения в нулевой разряд,формируется элементом И-ИЛИ 80,на первый и второй входы которогопоступают соответственно сигналыразрешения по шине 35 из блока 7и результат работы блока 4 пошине 26, фВторой способ.В этом случае 4-11 разряды адреса следующей микрокоманды задаются полем адреса микрокоманды, а четыре младших разряда (0-3) формируются блоком 12.Сигналы состояния из блока 12по шинам 91-94 поступают на третьивходы элементов И-ИЛИ 80-83, разрешающие сигналы занесения адресапоступают по шинам 95 и 96 изузла 51 на входы элемента ИЛИ 78.Блок 2 сопряжения с центральнымспроцессором (фиг, 5) содержит регистр 97 команд, регистр 98 адресавнешнего устройства, узел 99 формирования запросов, узел 100 окончанияоперации ввода-вывода. По принятойиз центрального процессора команде в регистр 97 или по запросу, поступившему по шине 30 из блока 5,в узле 99 Формируется код занро1 О ЗО са на выполнение операции ввода-вывода или микропрограммной приостанов"ки по требованию абонента. Код запроса по шинам 19 поступает в узел 53формирования фиксированного адресамикрокоманды. Шинами 101 и 102 узел99 соединен" соответственно с пер"вым и вторым выходами регистра 97команд,Узел 99 формирования запросов(фиг. 6) содержит триггеры 103-105,элементы И 106-109, элемент И-НЕ 1 10,элемент НЕ. 111, элемент ИЛИ-НЕ 112,элементы НЕ 113-117, элемент 118контроля четности по модулю два.Узел 99 предназначен для формирования сигналов фиксированных адресов микропрограмм.Четырехразрядный с контрольнымразрядом код инструкций поступаетиэ регистра 97 команд но шине 101через элементы НЕ 113-117 на входыэлемента 118. Триггер 103 устанавливается по синхросигналам, поступаю.щим по шине 119 на первый вход элемента И 108, при наличии на второмвходе сигнала запроса на инструкциюи при разрешающем потенциале натретьем входе, поступающем с выходаэлемента 118.Триггер 104 инструкции устанавливается, если установлен триггер103, не установлен триггер 105, нетсигнала запроса по требованию нашине 30, а также если на шине 120 при 35сутствует разрешающий сигнал (нетсбоев аппаратуры канала и нет микропрограммной блокировки). Сброс триггеров 103 и 104 осуществляется посигналу на,шине 121 конца операции 40ввода-вывода.Триггер 105 устанавливается сигналом запроса на обслуживание внешнего устройства по шине 30,Так как запрос по ТРБ-А имеет 45первый приоритет, то выполнениеинструкции может прерываться микропрограммой обслуживания до получения сигнала блокировки по шине 120,Сброс триггера 105 выполняется 50микропрограммно по сигналу 122 конца микропрограммы обслуживания.Узел 100 окончания операции ввода-вывода (фиг. 7) содержит триггеры123-125,элементы И 126 и 127. 55Узел предназначен для формированиякода условия и сигнала конца операции ввода-вывода. На первые входы элементов И 126 и 127 по шинам 27 из блока 4 поступает константа 00, 01, 10 или 112 сс. На вторые входы элементов И 126 и 127 и вход установки триггера 125 поступает на шине 128 сигнал выдачи кода условий. По сигналам с выхода элементов, И 126 и 127 устанавливаются триггеры 123 и 124 кода условия и триггер 125 конца операции ввода-вывода.Сброс триггеров 123-125 осуществляется по сигналу конца связи с центральным процессором на шине 129.Блок 3 сопряжения с оперативной памятью (фиг. 8) содержит узел 130 усилителей приемников-передатчиков, регистр 131 адреса оперативной памяти и ключа защиты, узел 132 цикла работы оперативной памяти, который шинами 133 соединен с одним иэ, входов узла 130.Узел 132 цикла работы оперативной памяти (фиг. 9) содержит триггеры 134-139, элементы ИЛИ 140 и 141, элементы И 142-145, элементы И-НЕ 146 и 147, двоичный счетчик 148,Узел 132 цикла работы оперативной памяти предназначен для приема управляющих сигналов из ОП, выработки сигналов чтения и записи ОП, сигналов запроса канала на связь с ОП, а также для выработки сигналов разрешения приема информации из ОП и выдачи информации из канала в ОП. Из узла 51 дешифрации микро- команд по шинам 149 и 150 поступают соответственно сигналы чтения ОП, записи ОП. Устанавливается один из триггеров 134 чтения ОП или 135 записи ОП, по синхросигналу ТИ 1 на шине 151 устанавливается один из триггеров 137 или 138. На выходе элемента ИЛИ 140 формируется сигнал запроса канала на работу с ОП, Триггер 136 устанавливается при наличии на шине 23 сигнала разрешения работы с ОП (устанавливается, если память свободна) и при наличии запроса на обращение к памятис выхо,да элемента ИЛИ 140, После установки триггера 136 вырабатывается один из сигналов с выхода элемента И 142(чтение ОП) или 143 (запись ОП).По тактовому синхросигналу, поступающему по шине 152 на первый вход элемента И 144 по разрешающему сигналу на втором входе, на выходеэлемента И 144 формируется сигналзапуска счетчика 148 тактов (циклОП 1,2 мкм) .При состоянии счетчика 148, рав.ного 112 сс, сбрасываются триггеры 5134-136, Нри этом .с выхода элементаИЛИ 141 при условии установки триггера 137 вырабатывается сигнал уста.новки триггера 139. С .выхода триггера 139 в блок 8 по шинам 25 поступает сигнал разрешения приема информации из ОП в канал. Сигнал разрешения выдачи информации из каналав ОП поступает с выхода триггера138. Сброс триггера 139 выполняетсяпо концу связи сОП по сигналу нашине 153,Арифметико-логический блок 4(Фиг. 10) содержит узел 154 сумматора третьего байта, узел 155 сумматора второго байта, узел 156 сумматора первого байта узел 157 сумматора нулевого байта, регистр 158первого входа сумматора, регистр159 второго входа сумматора, коммутатор 160 результата.Узлы 154-15 сумматоров являются идентичными ипредназначены дляпобайтной обработки информации,поступающей по шинам 28 на входырегистров 158 и 159.Блок 5 сопряжения с интенфейсомввода-вывода (Фиг. 11) содержит регистр 161 входной информации интерФейса, регистр 162 выходной инФормации интерфейса, регистр 163управления выходными сигналами интерфейса, регистр 164 управлениявходными сигналами интерфейса.Блок б мультиплексной памяти 40(фиг. 12) содержит оперативные .запоминающие элементы 165-173 статического типа емкостью, например,4096.:1 ит селекторы-мультиплексоры174-182, ,триггеры 183-185, элемен - 45ты И 186-192, элементы И-ИЛИ 193-195На входы элементов 186-189, 193-195по шинам 34 из блока 7 поступаетадрес внешнего устройства по шинам16 на первые входы элементов 190-192. - 5 осигналы формирования адреса "линейки мультиплексной памяти внутри. одного подканала. Один подканал содержит 8 четырехбайтных "линеек"адресов памяти. Триггеры 183-185 55адреса мультиплексной памяти повходу соединены с адресными входамиэлементов 165-173. Информационные входы мультиплексоров 174-182 соединены с выходными шинами 38 блока 8.Блок 7 регистров активного подканала (фиг13) содержит четырех- байтный регистр 196 адреса и ключа защиты, четырехбайтный регистр197 состояния канала и счетчика байт, однобайтный регистр 198 адреса внешнего устройства, узел 199 коммутации.Блок 7 выходными шинами 200 и 201 соединен с блоком 10, шинами 202-205 - с блоком 12, шиной 206 восьмой разряд регистра 197 соединен с блокомБлок 8 регистров, информации (Фиг. 14) содержит четырехбайтные регистры 207 и 208 общего назначения, идентичные узла 209 и 210 управления регистрами, узел 211 коммутации, Регистр 207 по входу соединен шинами 212-215.с выходамиузла 209, регистр 208 шинами 216-.219 соединен с выходами узла 210.Узел 209 управления регистрами (Фиг. 15) содержит элементы И-ИЛИ 220-223, На первые, вторые входы элементов И-ИЛИ 220-223 по шинам 224-227 из блока 1 поступают соответственно сигналы занесения нулевого первого, второготретьего байта инФормации с выхода блока 4, на третьии четвертые входы по шине 228 - сигнал одновременного занесения четы" рех байт слова из регистра 208, на пятые и шестые входы по шине 229 сигнал занесения четырехбайт слова из блока 6, на седьмые входы по шине 230 поступает сигнал занесения информации из оперативной памяти.По шинам 231-234 на восьмые входы элементов И-ИДИ 220-223 поступают сиг налы блокировки приема информации из оперативной памяти, на девятые входы по шине 25 из блока 3 - сигнал готовности .приема информации из оперативной памяти.Блок 9 формирования соетояния обмена (фиг. 16) содержит двоичный счетчик 235 байт буфера, триггер 236 конца страницы, элемент 237 срав нения, элемент И-НЕ 238, элемент ИЛИ-НЕ 239. Счетчик 235 загружается по входным шинам 240 и 241 по управляющему сигналу на шине 242. Модифицируется счетчик на "+1" сигналом на входной шине 243, сбрасыва15 11676 ется сигналом по шине 244Триггер 236 конца страницы загружается из адресуемого подканала через блок 4 по входной шине 245.Устанавливается триггер 236 управляющим сигналом по входной шине246, когда адрес данных переходит границу 2048 байт. Элемент 237 соединен по первому входу шиной Зб с одним из двадцатых разрядов адресного регистра 196 (регистр 196 содержит информационных разрядов с 0-31, контрольных разрядов - с 32-35) по второму входу шиной 247 " с двадцатым разрядом выходных шин блока 4,Выходными шинами 248-250 блок 9 соединен с блоком 12, шинами 248, 249 - с блоком 10.Блок 10 коммутации сигналов управления обмена (фиг. 17) содержит дешифратор 251, элементы 252 и 253 сложения по модулю два, элементы ИЛИ 254 и 255, селекторы-мультиплексоры 256-258. Первые входы элементов 252 и 253 соединены соответственно шинами 200 и 201 с младшимч 31 и 30-м разрядами адресного регистра 196, на вторые входы элементов 252 и 253 поступает но шине 45 сигнал чтения в обратном направлении. Первые и 30 вторые управляющие входы мультинлексоров 256-258 шинами 248 и 249 соединены соответственно с первым и вторым разрядами счетчика 235. На выхо. дах мультиплексоров 256-258 формируются сигналы согласно таблице, представленной на фиг. 21, Блок О выходными шинами 259"262 соединен с регистром 11, шиной 262 - с блоком 12.46Регистр 11 масок (Фиг. 18) содержит триггеры 263-266 масок, элементы И-НЕ 267-270, Триггеры 263-266 масок, соответствующие нулевому, первому, второму и третьему байтам 45 регистров 207 и 208, устанавливаются по сигналу занесения масок на шине 271 в зависиь:ости от сигналов, вырабатываемых в блоке 10 и поступающих в регистр по шинам 259; 38 262. На входы элементов И"НЕ 267-270 поступает по шине 45 сигнал чтения в.обратном направлении, на входы триггеров 263-266 по шине 46 - сигнал чтения. Регистр 11 масок сбрасы- я вается сигналом на шине 272, поступающим из блокапамяти микропро-" грамм.13 16 Блок 12 дешифрации функциональных переходов (фиг. 19) содержит элементы 273 и 274 сложения по модулю два,. элементы И 275-28 1, элементы ИЛИ 282 и 283, дешифратор 284; Блок 2 формирует сигналы условий канала, поступающие по выходным шинам 91-94 в узел 54 формированияадреса следующей микрокоманды. В блоке 12 формируется два типа функцио нальных переходов. Сигнал разрешения формирования условий по перном Функциональному переходу поступает по шине 285 иэ блокана элементы И 278, 279 и 281. На входы дешифратора 284 из блока 7 по шинам 203 и 204 поступает двухразрядный код операции (чтения, чтения в обрат. ном направлении, записи), по шине 205 - сигнал блокировки записи в оперативную память.Условия Формирования первого и второго функционального перехода представлены соответственно на Фиг. 22 и 23.Сигнал разрешения формирования второго функционального перехода поступает по шине 286 на входы элементов И 275-277, 280,.Шиной 202 блок 2 соединен с 29-м разрядом адресного регистра 196Элемент И 275 возбуждается, когда адрес данных находится на границе двойного слова. На первый и второй входы элемента 273 сложения по модулю два поступают соответственно первый и второй разряды счетчика 235, первый вход элемента 274 соединен с вторым разрядом счетчика 235.На выходе элемента И 276 в зависимости от кода операции, поступающего с дешифратора 284, Формируются сигналы полного буфера (в операции чтения и чтения в обратном направлении) или пустого буфера (в операции записи).На выходе элемента ИЛИ 282 по сигналу на шине 262 Формируется сигнал границы слова адреса.На выходе элемента ИЛИ 283 Формируется сигнал конца страницы оперативной памяти (2048 байт), поступающий по шине 250 из блока 9.Блок 13 коммутации (фиг. 20) содержит мультиплексоры 287-358. Мультиплексоры 287-322 предназначены для коммутации четырех старших байт информации, поступившей по шинам