Программируемый делитель частоты следования импульсов

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт. свид-ву(22) Заявлено 080681 (21) 3323721/18-21 1311 М. Кд.з Н 03 К 23/00 с присоединением заявки Ио -Государственный комитет СССР по делам изобретений и открытийОТЬЯ ЕЛЬ СОВ инеи лючения выующе аз т ли в программисты следованияй блоки дробныхкоторых состоит руемыйимпульсраэрядо Изобретение относится к импульсной технике, в частности к программируемым делителям частоты, и может быть использовано в цифровых синтезаторах частот.Известен делитель частоты с дробным переменньм коэффнциентом деления, содержащий делитель частоты с переменным коэффициентом деления, первый вход которого является входом устройства, и блоки дробных разрядов, первые вход и выход блока старшего дробного разряда соединены соответственно с выходом и вторым входом делителя частоты с переменным коэффициентом деления, выход блока. младшего дробного разряда соединен соответственно с вторыми входом н вы ходом блока старшего дробного р ряда 1.Недостатком такого делителя часоты является низкое быстродействие.Наиболее близким по техническойсущности к предлагаемому являетоя программируемый делитель .частоты с переменным коэффициентом деления и блок исключения импульсов, регистры и сумматоры, при этом первые входы делителя частоты с переменным коэфФициентом деления и блока исключения импульс подключены к входной шине,второй од делителя частоты с переменным эффициентом деления соединен с выходом блока исключения им"пульсов, первый выход - с вторьмвходом блока исключения импульсов,а выход - с тактовыми входами регистров, информационные входы которыхподключены к инФормационным выходамсумматоров соответствующих разрядов,а выходы - к первым информационнымвходам сумматоров соответствующихразрядов, вторые информационные входы которых и третий вход делителячастоты с переменным коэффициентомделения подключены к шине ввода управления, причем выход переносасумматора старшего разряда соедс управляющим входом блока искимпульсов, а входы переноса - сходом переноса сумматора последго младшего разряда 2.Недостаток устройства - низкоебыстродействие.Цель изобретения - повышениебыстродействия,Для достижения цеделитель частов, содержащиЗО в, каждый изиз регистра и сумматора, выход кото.рогосоединен с йнформационным вхо"дом регистра, первый информационныйвход - с выходом регистра, а второйинформационный вход - с соответствующей шиной ввода кода управления, 5и делитель частоты первый вход которого соединен с входнОЙ шиной, второй вход - с соответствующей шинойввода кода управления, а выход - стактовыми входами регистров каждогоблока дробного разряда, введен элемент задержки, первый вход которогосоединен с выходом делителя частоты,второй вход - с выходом переносасумматора блока младшего дробногоразряда, а выход - с входом переносасумматора блока старшего дробногоразряда, выход которого соединен стретьим входом делителя частоты.1 10 40 На чертеже представлена Структур 20ная схема устройства.Устройство содержит делитель 1частоты с переменным коэффициентомделения, блоки 2 и 3 дробных разрядов,каждый из которых состоит из сумма"тора 4 и регистра 5, элемент б единичной задержки, входную шину 7,шину 8 ввода кода управления, выходную шину 9,Устройство работает следующим З 0образом,Импульсы входной частоты поступают на шину 7 устройства. Импульсывыходной частоты снимаются с шины 9делителя 1, В разрядах регистров 5 35хранится результат суммирования, ав элементе б групповой перенос;сформированный сумматорами 4 и предыдущем цикле работы устройства. Информация с выходов регистров 5 посту"пает на первые информационные входысоответствующих сумматоров 4, Сигналс выхода элемента б поступает навход переноса сумматора блока старшего дробного разряда, На второйвход делителя 1 по шине 8 поступаеткод целой части коэффициента деления, На вторые информационные входысумматоров 4 по шине 8 поступаюткоды соответствующих разрядов дробной части коэффициента деления. Врезультате на выходах сумматоровФормируются сигналы суммы и сигналыгрупповых переносов текущего тактасуммирования. Возникающий сигналгруппового переноса сумматора блокастаршего дробного разряда поступаетна третий вход делителя 1 и увеличивает его целочисленный коэффициентделения всякий раз на единицу, реализуя тем самьм усредненный дробный 60коэффициент деления,С приходом каждого очередного выходного импульса делителя 1 в регистры 5 заносится новая информацияо результатах суммирования, а в 65 элемент б - групповой перенос сумматора блока младшего дробного разряда,Поскольку в течение текущего цикла деления сигнал группового переноса сумматора блока младшего дробного разряда, сформированный впредыдущем цикле деления и хранящий-ся в элементе б, не изменяется втечение времени между двумя выходными импульсами устройства, то егомаксимальное быстродействие определяется быстродействием сумматоратолько блока старшего дробного разряда и не зависит от числа блоковдробных разрядов при их соответствующем последовательном наращивании.Фиксированная единичная задержкагрупповдго переноса сумматора блокамладшего дробного разряда на одинпериод выходной частоты не влияетна равномерность формирования сигнала переноса сумматора блока старшегодробного разряда, В результате величина паразитной девиации выходнойимпульсной последовательности устройства сохраняется минимальной.Предлагаемое техническое решениепозволяет без существенчого усложнения повысить быстродействие устройства в число раз, равное числу последовательно соединенных блоковдробных разрядов,.А это позволяетснизить во столько же раз целуючасть минимального коэффициента деления, реализуемого грограммируемымделителем частоты с дробным переменным коэффициентом деления на максимальных входных частотах. Независимость быстродействия устройства отколичестваблоков дробных разрядовпозволяет при использовании прогржмируемого делителя частоты в цифровом свнтезаторе частот увеличитьчисло синтезируемых частот,формула изобретенияПрограммируемый делитель частоты следования импульсов, содержащий блоки дробных разрядов, каждый из которых. состоит из регистра и сумматора, выход которого соединен с информационным входом регистра, первый информационный вход - с выходом регистра, а второй информационный вход - с соответствующей шиной ввода кода управления, и делитель частоты, первый вход которого соединен с входной шиной, второй вход - с соответствующей шинойввода кода управления, а вьход - с тактовыми входами регистров каждого блока дробного разряда, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введен элемент задержки, первый вход которого соеди-, нен с выходом делителя частоты,993481 оставитель О, Кружилинаехред Т. Фанта Корр %В И. Шулла Редактор С. Ю каз 507/76 енного комит тений и откр Раушская на ППП фПатентфф, г. Ужгород, ул. Проектная,Фили второй вход - с выходом переноса-. -сумматора блока младшего дробногоразряда, а выход - с входом переносасумматора блока старшего дробногоразряда, выход которого соединен стретьим входом делителя частоты,1 Тираж 934 ВНИИПИ Государс по делам.изобр 113035, Москва, Ж"3Источники инФормации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР 9 344590, кл, Н 03 К 23/00 1970. 2. Авторское свидетельство СССР . 5 9 657615, кл. Н 03 К 23/00 1976, Подписноета СССРытийд. 4/5