Цифровое устройство для управления инвертором напряжения

ОПИСАНИЕ цИЗОБРЕТЕНИЯ Союз СоиетскихСоциалистйчвскихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 19081 (21) 3304215/24-07 И 1 М, Кп.з Н 02 Р 13/18 с присоединением заявки Йо(23) Приоритет -Государствевный комитет сто оо делам изобретений и открытийОпубликовано 30,12,82. Бюллетень Мо 48 Дата опубликования описания 30.1282 В,Л, Грузов, А.Н. Полозок, А,В; РодионС 9("Е(54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ НАПРЯЖЕНИЯИзобретение относится к электротехнике, а именно к системам управления автономными инверторами напряжения, и Может быть использовано вчастотно-регулируемых электроприводах переменного .тока с,цифровым управленим,Известно устройство управленияавтономными инверторами с широтноимпульсной модуляцией, обеспечивающее синхронизацию несущей и выходнойчастоты и периодическое, переключениекратности этих частот. устройствосодержит задающий генератор, делительчастоты, генераторы опорного и модулирующего напряжений, формирователи,распределитель и переключатель кратности частот 13.Недостатком этого устройства является использование аналоговых операций при формировании управляющихимпульсов и команд на переключениекратности, что приводит к снижению .стабильности и усложнению схемы.Известно также устройство управления трехфазным тиристорным преобразователем частоты, содержащее преобразователь аналог - код, эадатчикчастоты, формирователи, распределитель, логическую схему и схему переключения кратности. Это устройствоосуществляет формирование выходныхсигналов на циФровом принципе, 21.Недостатками известного устройст".ва являются сложность схемы и Формирование команд на переключение кратности частот в функции уровня входного сигнала, в результате чего под держивать требуемую кратность частотв процессе регулирования частоты прак"тически невозможно.РНаиболее близкое к предлагаемомупо технической сущности и достигаемому результату цифровое устройство 15 для управления инвертором напряжениясодержит преобразователь код - частота, два реверсивных счетчика сдешифраторамк, формирователь такто,вых интервалов, распределитель и.переключатель кратности 3)Однако это устройство обладаетсложностью; вызванной нерациональнымиспользованием счетчиков. При необходимости формирования трехфазной 25 систеж управлякцих импульсов здесьпотребуется двенадцать реверсивныхсчетчиков и на выходе распределителясложная схема формирователя. Кроме;того, в такой системе образованы эам-, 30 кнутые контура, например вход пре- .частота поступает на вход счетчика 4 который вместе с линейным дешифратором 5 образует схему формирователя б квазисинусоидального напряжения. При каждом переполнении счетчика сигналы с его выхода поступают на вход цифрового переключателя 7, выполненного на счетчике образующем управляемый кодом Я. Ы , ,Ы, делитель, причем изменение коэффйциента деления задается тем же кодом, что и задание частоты. Переключатель кратности формирует сигналы переключения позиций распределителя 8 с кратностью, пропорциональной величине входной частоты, задаваемой кодом, Все двенадцать выходов распределителя поступают в логический блок 9, куда подводятся и выходя дешифратора.Далее импульсы с логического блока поступают на входы формирователя 10, на выходах которого вырабатывается трехфазная система импульсов О - Об, модулированных по синусоидальному закону и поступающих в выходные каскады для управления вентилями инвертора. Выходы распределителя через элементы ИЛИ 11 поступают на входы элементов И 12, к другим входам которых подсоединены выходы дешифратора. В результате отбор сигналов с выхода дешифратора 5 осуществляется импульсами распределителя.Схема устройства приведена для случая аппроксимации половины периода синусоидального выходного напряжения двенадцатью интервалами (ступенями 1. Для этого случая используются "1" "3" "7" "13" "20" "28"Р Ф У Р / выходы линейного дешифратора при емкости счетчика"32", Причем нарастающая полуволна Формируется отбором выходных сигналов дешифратора в прямом направлении, а спадающая часть полуволны - отбором в обратном направлении. Сигналы с выходов трех групп элементов И логического блока, объединенные через элементы ИЛИ 13 поступают на входы ЙБ-триггеров 14 формирователя 10, на другие входы этих триггеров подается сигнал с "31 выхода дешифратора. Одновременно с нулевого, четвертого и десятого выходов распределителя импульсы подаются на счетные входы триггеров 16 Формирователя. Формирование управляющих модулированных по синусоидальному закону импульсов и адресование их по рабочим вентилям инвертора осуществляется элементами И 16 формирователя.Таким образом, на одном счетчике с дешифратором формируется моцуляция по синусоидальному закону управляющих напряжений всех вентилей инвертора, отбор во времени этих напряжений осуществляется логическим бло ком по сигналам с распределителя, а образователя аналог - код - вход.преобразователя код - частота - выхоДпреобразователя код - частота. - входпреобразователя аналог - код, а этоможет из-за запаздывания привести кнарушению тактовой синхронизации 5всей системы и к появлению сбоев.Цель изобретения - повышение надежности и упрощение устройства управления инвертором напряжения.Указанная цель достигается тем, 10что цифровое устройство для управле 1ния инвертором напряжения снабженологическим блоком, выполненным наэлементе ИЛИ, подключенном черезодин элемент И к входам тРех другихэлементов ИЛИ, и выходным формирователем, выполненным на Ю -триггерах,триггерах со счетным входом и элементах И, причем выход преобразователя;код - частота через счетчик подключен к переключателю кратности, выходы распределителя и выходы дешифратора, кроме последнего, подключенысоответственно к входу одного элемента ИЛИ и к входу элемента И логического блока, последний выход дешифратора подключен к одним входам кэтриггеров, к другим входам которыхподключены выходы трех элементов ИЛИлогического блока, к входам триггеров со счетными входами подключенысоответствующие выходы распределителя, выход каждого Я 5 -триггера подключен к первым входам двух соответствующих элементов И, к вторым входам которых подключены выходы соответствующего триггера со счетнымвходом.На чертеже приведена схема устройства.Устройство содержит генератор 1 40тактовой частоты, подключенный к управляемому делителю 2 частоты,. составляющие преобразователь 3 код -частота, счетчик 4, линейный дешифратор 5, фбрмирователь б квазисинусоидального напряжения, переключатель 7 кратности, распределитель8, логический блок 9, Формирователь10, элементы ИЛИ 11, элементы И 12,элементы ИЛИ 13, триггеры 14, триггеры со счетным входом 15 и элементыИ 16,Устройство работает следующим образом.Импульсы с выхода генератора 1 .тактовой частоты поступают на счетныйвход счетчика 2 импульсов, на параллельные входы которого при каждомего переполнении записыйаетдя инверсый код требуемой частоТаким образом, реализуется простая .схема управляемого делителя частоты,в совокупности с генератором тактовой частоты выполняющего функциипреобразователя 3 код - частота,Сигнал с выхода преобразователя код 6985923 формула изобретения Парфенов оставитель ехред И.Га рректор А Ферен Редактор А аказ 10182/76 Тираж 721 ВНИИПИ Государственн по делам изобрет 113035, Москва, ЖПодписимитета СССРоткрытийкая наб., д гонийРа 4 лиал ППП ".Патент", г, Ужгород, ул. Проектная,адресование и формирование из модулированных участков (У/2) выходных сигналов выполняется формирователем по командам распределителя. Изобретение позволяет создать более простое и надежное устройство для управления преобразователем,Цифровое устройство для управления инвертором напряжения, содержащее преобразователь код - частота, счетчик с дешифратором на выходе и переключатель кратности, подключенный к входу распределителя, о т л и ч а - ю щ е е с я тем, что, с целью повы-шения надежности и упрощения, оно снабжено логическим блоком, выпол" ненным на элементе ИЛИ, подключенном через один элемент И к входам трех других элементов ИЛИ, и выходным формирователем, выполненнымна К 5- триггерах, триггерах со счетным входом и элементах И, причем выход преобразователя код - частота черезсчетчик подключен к переключателю. кратности, выходы распределителя ивыходы дешифратора)кроме последнего,подключенысоответственно к входуодного элемента ИЛИ и к входу элемента И логического блока, последнийвыход дешифратора подключен к однимвходам йб-триггеров, к другим входамкоторых подключены выходы трех дру 0 гих элементов ИЛИ логического блока,.к входам триггеров со счетйымивходами подкЛючены соответствующиевыходы распределителя, выход каждогой -триггера подключен к первым. вхо 15 дам двух соответствующих элементов И,к вторым входам которых подключенывыходы соответствующего триггера сосчетным входом,Источники информации,2 О принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 664272, кл. Н 02 Р 13/18, 1979.2; Авторское свидетельство СССРР 534843, кл. Н 02 Р 13/18, 1976,ЗАвторское свидетельство СССРР 613476, кл. Н 02 Р 13/18, 1978.1