Вычитающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоцналистическихРеспублик и 962989(51 М.Кл з с присоединением заявки Мо С 06 С 7/14 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 3009.82(72) Авторы изобретения В.А. Белов и Т.Г. Ермакова ФдэъСИбирский физико-технический инститУт Км. В.ЩСД 9 ФЩЯфвбпри Томском ордена Трудового Красного Знамещи.(54) ВЫЧИТАЮЩЕЕ УСТРОРСТВО Изобретение относится к аналоговой вычислительной технике и может быть использовано в аналоговых вычислительных машинах и устройствах.Известны вычитающие устройства, содержащие суммирующий усилитель 1 .Недостатком известных устройств является сравнительно невысокая точность, обусловленная смещением нулевого уровня операционного усилитеНаиболее близким к предлагаемому по технической сущности является вычитающее устройство, содержащее две резистивные суммирующие цепи, первая иэ которых подключена выходом к инвертирующему входу операционного усилителя, в цепь отрицательной обрат.ной связи которого включен масштабный резистор 1 2.Недостатком данного устройства яв - ляется недостаточно высокая точность работы.Цель .изобретения - повьхаение точности работы устройства.Поставленная цель достигается тем, что устройство дополнительно содержит два суммирующих резистора, четыре ключа, два многопозиционных переключателя, блок. памяти и дополнительный операционный усилитель, в.цепь отрицательной обратной связикоторого подключен второй масштабный резистор, неинвертирующий вход операционного усилителя соединен с выходом второй резистивной суммирующей цепи, а выход через последовательно соединенные первый ключ, блок памяти и второй ключ подключен к неинвертирующему и через соединенные последовательно третий ключ и первый суммирующий резистор к инвертирующему входам основного операционного усилителя, подключенного выходом через последовательно соединенные четвертый ключ и второй суммирующий резистор к инвертирующему входу дополнительного .операционного усилителя, входы резистивных суммирующих цепей соответственно через первый и второй многопозиционные переключатели подключены ко входам сложения и вычитания устройства, управляющие входы 25 первого и четвертого ключей и первого многопозиционного переключателя соединены с суммирующим управляющим входом устройства, а управляющие входы втОрого и третьего ключей и 30 второго многопоэиционного переключа 962989теля - с вычитающим управляющимвходом,а чертеже приведена схема устройства.Устройство содержит ключи 1-4,многопозиционные переключатели 5 и б, 5входы 7 и 8, к которым подключенывходы переключателей 5 и 6, операционный усилитель 9, неинвертирующийвход которого подключен к выходуключа 2, а выход соединен со входом Оключа 4, суммирующую цепь 10, входыкоторой подключены к выходам переключателя б, суммирующий резистор 11,включенный между выходом ключа 3 иинвертирующим входом усилителя 9,резистивную параллельную суммирующуюцепь 12, входы которой соединеныс выходами переключателя 5, дополнительный операционный усилитель 13с масштабным резистором в цепи отрицательной обратной связи, неинвертирующий вход которого соединен,с выходом суммирующей цепи 12, а выходсо входами ключей 1 и 3, суммирующий резистор 14, включенный между инвертирующим входом усилителя 13 и вы-ходом ключа 4, блок 15 памяти, включенный между выходом ключа 1 и входомключа 2, вычйтающий управляющий вход16, соединенный с управляющими входами ключей 2 и 3 и переключателя б, и 30суммирующий управляющий вход 17, соединенный с управляющими входами ключей 1 и 4 и переключателя 5.Устройство работает следующим образом. 35При поступлении сигнала на суммирующий управляющий вход 17 входы 7подключаются ко входам резистивнойпараллельной суммирующей цепи 12,входсуммирующего резистора 14 подключается к выходу усилителя 9, а выходдополнительного усилителя 13 - ковходу блока 15 памяти, соответственно через ключи 4 и 1 и переключатель 5. В это время ключ 2 раэомкнут, а входы суммирующей цепи 10 исуммирующего резистора 11 черезключ 3 и переключатель 6 подключенык нулевой шине. При этом на выходерезистивной параллельной цепи 12появляется результирующее напряжение О, которое поступает .на неинвертирующий вход усилителя 13, накотором происходит алгебраическоесуммирование с напряжением смещениянулевого уровня усилителя 9. Результирующее напряжение, равноеалгебраической сумме напряжения Ои напряжений смещений нулевых уровней усилителей 9 и 13, фиксируетсяна блоке 15 памяти . По окончании 6 Осигнала на управляющем входе 17 ключ1 выключается, входы суммирующейцепи 12 и суммирующего резистора 14через ключи 3 и переключатель 5 подключаются к нулевой шине., блок 15 памяти переходит в режим "Хранение, а при поступлении управляющего сигнала на вычитающий управляющий вход 16 входы 8 подключаются через переключатель б ко входам суммирующей цепи 10, суммирующий резистор 11 через ключ 3 подключается к выходу усилителя 13, блок 15 памяти через ключ 2 подключается к усилителю 9. При этом на входы усилителя 9 поступают напряжения со входов 8, напряжение смещения нулевого уровня усилителя 13, а также напряжение с выхода блока 15 памятиТак как в блоке 15 памяти зафиксировано результирующее напряжение со входов 7 в фазе, то на усилителе 9 происходит вычитание результирующих напряжений со входов 7 и 8, которые могут быть разнесены во времени, Максимальное время разноса вычитающихся напряжений определяется параметрами разрядной цепи блока памяти,Одновременно на усилителе 9 происхо- ит компенсация смещений нулевых уровей усилителей 9 и 13, так как смещение нулевого уровня усилителя 9 в блоке 15 памяти фиксируется в противофазе и подается на неинвертирующий вход усилителя 9, смещение же нулевого уровня усилителя 13 предварительно фиксируется в блоке 15 памяти в фазе, а затем поступает на инвертирующий вход усилителя 9.Таким образом, на усилителе 9 происходит вычитание сигналов, разнесенных во времени, с компенсацией смещений нулевых уровней операционных усилителей.В отличии от известных устройств предлагаемое устройство обладает повышенной точностью эа счет компенсации смещений нулевых уровней усилителей и позволяет проиэводить вычитание сигналов, разнесенных во времени.Экономический эффект от использования изобретЕния обусловлен его техническими особенностями, приведенными выше.Формула изобретенияБычитающее устройство, содержащее две резистивные суммирующие цепи, первая из которых подключена выходом к инвертирующему входу операционного усилителя, в цепь отрицательной обратной связи которого включен первый масштабный резистор, а выход операционного усилителя является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности работы устройства, оно содержит два суммирующих резистора, четыре ключа, два многопозиционных переключателя, блок памяти и дополнительный операционный усилитель, в цепь отри962989 ВНИИПИ ЗаТираж 731 з 7516/7 одписное цательной обратной связи котороговключен второй масштабный резистор,неинвертирующий вход операционногоусилителя соединен с выходом второйрезистивной суммирующей цепи, а выход через последовательно соединенные первый ключ, блок памяти и второй ключ подключен к неинвертирующему и через последовательно соединенные третий ключ и первый суммирующий резистор к инвертирующему входам основного операционного усилителя, подключенного выходом через последовательно соединенные четвертыйключ и второй суммирующий резисторк инвертирующему входу дополнительного операционного усилителя, входырезистивных суммирующих цепей соответственно через первый и второймногопоэиционные переключатели подключены ко входам сложения и вычитания устройства, управляющие входы первого и четвертого ключей и первого многопоэиционного переключателя соединены со входом управления сумми 1 рованием устройства, а управляющиевходы второго и третьего ключей и второго многопоэиционного переключателя - с входом управления вычитанием.10 Источники информации,принятые во внимание при экспертизе1. Смолов В.Б. Аналоговые вычислительные машины. М., "Высшая школа",1 1972, с. 146.2. Справочник по аналоговой вычислительной технике. Под ред. Г.Е.Пухова.Киев,"Техника",1975, с. 64,рис. 22 е (прототип),Филиал НПП "Патент",г. Ужгород, Ул. Проектная