Устройство для вычисления функций

ОПИСАНИЕИЗОБВЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиииСоциалистичесиииРеспублик(22) Заявлено 04. 12.80 (21) 3213978/18-24с присоединением заявки ЭЙ(23)ПриоритетОпубликовано 07.09.82. БюллетеньЗЗДата опубликования описания 09,09,82(51) М. Кл. С 06 Г 7/544 Риуаарсткииыб комитет СССР ао долам изобрвтаииЯ и открытиЯ(72) Авторы А. В. Шанин и Г. П. Митин УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИИ 2 Изобреной техник Извест нно Т=п(1 1 вычисл содержащеблок управрегистрыОднако высоки структ 1 ц наст й по Наиоолеестк к пре во, содер ехническ вляется ры узл первого ущнилагае му яммато устросд раис,ты пркА 2. Недостатком известночисленкк функции вида акко аторы, инеи с ыход му татора соед сумматора, соединен с одним первог од г являетс ожность схемы траня и ход узла сдвигапервого суммаое б одействие м вхо Цель изобретен вышение быстродеПоставленная цель что известное устройа дВа коммутатора, два кя - упрощение к пайствкя устройства,то 1 з гается итерапи тактног тво, садержсдвигателя и пп тение относится к вычислителье. но синхро е устройство дляния функций вида А- К /2. +32.Х5е блок памяти, блок сравнения,ленкя, сумматор-вычитатель,и счетчики. 1,данное устройство обладаетбыстродействием, сложно пои имеет систематическую поое устройство решает системуых уравнений в виде многоычислительного процесса, при чем полное время вычислений апределется выражением где и - количество итераций;- время суммкровапкя в пределах одной итерации;1, - время, необходимое для переключения элементов памятнустройства.В устройстве скомпенсиравана систематическая погрешность за счет совмещения операции умножения на каэчфкппепт 1/К с процессом вычисления 21.сумматора, причем выход первого сдвигателя соединен с первым входом первого сумматора, выход первого коммутатора соединен с первым входом второгосумматора, содержит схему сравнения,первый вход соторой соединен с входом первого аргумента устройства и первой группой информационных входов коммутаторов, вторая группа информационных.входов которых соединена с выходом втоОрого аргумента устройства и вторым входом схемы сравнении первый и второйВыходы которой соединены с управляющими Входамк соответствующих коммутаторов, Выход второго коммутатора соединен с Входами сдвкгателей, выход второго сдвигателя соединен с вторым входом первого сумматора, выход которогоподключен к Второму Входу Второгосумматора, выход которого соединен с20Въходом устройстВаНа чертеже представлена блок-схемаустройства,Схема содержит входы 1 и 2 первогои второго аргументов устройства, схему 3 сраВнения, коммутатОры 4 и 5,сдвигатели 6 и 7, сумматоры 8 к 9,выход 10 устройства.Устройство работает следующим Образом,ЭОИсходные числа поступают на входы1 к 2, схема 3 сравнения сравниваетвеличины чксел между собой и еслиЧИСЛО .аа ВХОДе 1 ООЛЬШЕ ЧИСЛа На ВХОде 2, то единичный уровень напряженияпоявляется на первом выходе схемы 3сравнения. Зтот потенциал разрешает прохождение числа, присутствующего на входе 1 н на Выход коммУтатоРа, 4, на выходекоммутатора 5 в этом случае появляетсяВторое исходное число. сли же числона Входеменьше или равно на входе 2,аа"., ЕДИНИЧНЪ 1 й Потнвппиал ПОЧВЛЯЕТСЯ НаВтором выходе схемы 3 сравнения, Он разрешает прохождение числа, присутствующего на Входе 1, на выход коммутатора 5, на ф 5выход коммутатора 4 в этом случае проходит число с входа 2, Таким образом,на выходе коммутатора 4 всегда появляется бопьшее КЗ дВух Исходных ЧИСЕЛ,на выходе коммутатора 5 - меньшее,С Выхода ко м мутатора 5 число поступаетчерез сдвкгатели 6 к 7 на сумматор 8.Величина сдвига выбирается исхода иззаданной точности и Отношения исходныхчисел, Напркамер, при заданном диапазоне Отношения минимального числа к максимальному в пределах от 0 до 0,4 иТН ВЫЧИСЛЕНИЯ 1 и 35% СдВИГаТЕЛЬ 6 должен сдвигать число на 3 разряда в сторону младших разрядов, а одвигатель 7 - на пять разрядов, что аналогично делению исходного числа на 2 и 2 соответственно. На выходе сумма 5тора 8 получается меньшее из двух чисел, умноженное на величину 0,1562 = = 2 +2 5 . Сумматор 9 суммирует числа с выходов коммутатора 4 и сумматора 8. Таким образом на выходе 10 устройства будет результат вычислений, равный сумме большего кз исходных чисел и меньшего, умноженного на некоторый коэффициент.Предлагаемое устройство позволяет значительно повысить быстродействие выинсланив фунниин вида 1 -/Х + вв-: исключить из процесса вычисления синхронизацию прк сокращении объема оборудования и упрощении структуры, таккак используются только сумматоры длясложения двух чисел в отличие от сумматоров для сложения четырех чисел в прототипе, а сдвкгатели могут быть реализованы монтажной схемой.Фор мула изобретенияУстройство для вычисления функции+-, содержащее два коммутатора, два сдвигателя и два сумматора, причем выход первого сдвигателя соединенс первым входом первого сумматора,выход первого коммутатора соединен спервым входом второго сумматора, о т -личаюшееся темчто,сцельюупрощения устройства, оно содержит схему сравнения, первый вход которой соединен с входом первого аргумента устройства и первой группой информационных входов коммутаторов, вторая группаинформационных входов которых соединена с входом второго аргумента устройстваи вторым входом схемы сравнения, первый и второй выходы которой соединены.с управляющими Входами соответствующихкоммутаторов, выход второго коммутаторасоединен с входами сдвигателей, выходвторого сдвигателя соедкнен с вторымвходом первого сумматора, выход которсго подключен к второму входу второгосумматора, выход которого соедкнен свыходом устройства.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРМ 546890, кл. ( 06 Р 15/34, 1977,2, Авторское свидетельство СССРМ 579717, кл. 6 06 Г 15/34, 1976.957207 Зори ставит ед С,Мигунов Редакто пенк Заказ 6 731 Подписнонного комитета СССРретений и открытий35, Раушская наб., д. 4/5 ал ППП нт", г. Ужгород, ул. Проектная О/38 Тир НИИПИ Государстпо делам изоб 13035, Москва,орректор П. Бокшан