Устройство для обнаружения ошибок

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистичесиихреспублик(22) Заявлено 29, 12. 80 (21) 3225618/18-09с присоединением заявки М (23)Приоритет Н 04 1. 1/1 О Ьвудврстюиый квмитвт СССР вв двавм иевбретеиий и вткрытий(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИ тся к техникеиспользоватьсот ошибок вных с многоов- вто роиство неаботоспособконтроль обеспечиности,Изобретение относи пе 1 редачи данных, можетя в устройствах защитысистемах передачи данкратным повторением.По основному авт. св. М 517173 известно устройство для обнаружения ошибок, содержащее входной блок, выход которого подключен к входу блока фазирования, а через стробирующий блок и первый счетчик несовпадений - к входу первой схемы совпадения, к второму входу которой подключен выход стробирующего блока через второй счетчик несовпадений, второй выход которого подключен к входам блока обнаружения ошибок и региетра памяти, соединенного с выходом схемы сборки, при этом тактовый выход блока фазирования подключен к второму входу стробирующего блока, интегратор,. дешифратор и вторая схема совпадения, при этом выход интегратора подключен к.первому входу схемы сборки, а через последовательно соединенные де шифратор и вторую схему совпадения к второму входу схемы сборки, выход блока фазирования через последовательно соединенные первую схему с падения и интегратор подквюцен к рому входу дешифратора.Однако известное уст Цель изобретения - повышение точ"ности обнаружения путем контроля работы блока обнаружения ошибок.Указанная цель достигается тем, 15что в известное устройство введеныпоследовательно соединенные инвертор,третья схема совпадения и счетчикошибок, при этом выходы дешифратора, 20блоки обнаружения ошибок и счетчикошибок соединены соответственно свходом инвертора, с вторым входомтретьей схемы совпадения .и с треть.им входом схемы сборки.На чертеже приведена структурная электрическая схема устройства.Устройство содержит входной блок 1, блок 2 фазирования, стробирующий блок 3, счетчик 4 несовпадений, схему 5 совпадения, счетчик 6 несовпадений, блок 7 обнаружения ошибок, регистр 8 памяти, схему 9 сборки, интегратор 10, дешифратор 11, схемы 12 и 13 совпадения, инвертор 14 и счетчик 15 ошибок.Устройство работает следующим образом. Двоичные сигналы кодовых комбинаций подаются последовательно, начиная с ин формационных разрядов с входа устройства на входной блок 1, где преобразуются в соответствующий вид, согласуются по току и напряжению с входом и подаются на блок 2 и стробирующий блок 3. Блок 2 формирует стробирующие импульсы, которые подаются насоответствующий вход стробирующегоблока 3 для Формирования кодовых последовательностей, 8 счетчиках 4 и 6 ю 25 анализируются кодовые последовательности противоположных полярностей,причем на информационном выходе сцетчика 6 образуются значения позицийкодовых последовательностей. Есликакой-либо разряд последовательности искажен помехой, на вспомогательных выходах счетчиков 4 и 6 образуются двоичные сигналы, которые поступают на схему 5 совпадения указанных сигналов с разрешающим сигналом блока 2,35 присутствующим на время приема информационных разрядов кодовых последовательностей, Если помехой искажены сигналы обоих полярностей, на выходе4 О схемы 5 образуются сигналы стирания, поступающие на вход интегратора 10, представляющий собой двоичный счетчик или регистр сдвига. Сигналы всех разрядов интегратора 10 поступают на соответствующие входы дешифратора45 11, При искажении хотя бы одного информационного разряда в кодовой последовательности, на выходе дешифратора 11 появляется сигнал, который поступает на вход схемы 12, а через инвертор 14 - на вход схемы 13 совпадений.С информационного выхода счетчика 6 выделяемые достоверные кодовые разряды поступают в регистр 8 для хране-ния на время декодирования, а также в блок 7 для обнаружения ошибок засчет избыточности применяемого кода.Если в интегратор 10 не. поступалисигналы о недостоверности информационных разрядов, с выхода дешифратора 11поступает сигнал запрета и сигналблока 7 не проходит через схему 12 насхему 9 и стирание информации в регистре 8 не происходит. С другой стороны, если число недостоверных символовтаково, что в старшем разряде интегратора 10 находится единица, то дажепри отсутствии сигнала с блока 7 обна.ружения ошибок происходит стираниеинформации, так как старший разрядинтегратора подключен к схеме 9.8 остальных случаях стирание инФормации происходит по сигналам блока 7 или счетчика 15. Сигнал счетчика15 появляется, если блок 7 несколькораз подряд выдает сигнал при отсутствии;недостоверных разрядов в кодовой последовательности. 8 этом случае схема13 открыта сигналом с инвертора 14 исигналы блока 7 проходят на счетчик15, разрядность которого выбираетсяисходя из требований помехоустойчивости при приеме кодограммы, состоящей из нескольких кодовых комбинаций.Устройство позволяет оЬнаруживать ошибки эа счет помех в канале связи, а также неисправности схемы кодирования при передаче схемы декодирования в самом устройстве и контролировать правильность установки адресов при использовании устройства в системах с адресным разделением абонентов по виду избыточного кода.формула изобретения"Устройство для обнаружения ошибок по авт. св. М 517173, о т л ич а ю щ е е с я тем, что, с целью повышения точности обнаружения путем контроля работы блока обнаружения ошибок, введены последовательно соединенные инвертор, третья схема совпадения и. счетчик ошибок, при этом выходы дешифратора, блока обнаружения ошибок и счетчика ошибок соединены соответственно с входом инвертора, с вторым входом третьей схемы совпадения и с третьим входом схемысборки.932 Ь 3 б Составитель Е.Смирноваактор А, Мотыль Техред Р. Ач Корректор М.П аэ филиал ППП "Патент", г. Ужгород, ул. Проектная,02/7 Ь Тираж 685 ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж, ко о УВ Подписноетета СССРрытийая наб., д. 4/5