Устройство определения погрешностей аналого-цифрового преобразования

СоюзСоветскикСоциалистическихРесаубаик ОПИСАНИЕИЗОБРЕТЕНИЯХ АВТОРСКОМУ СВ ЮТЕЛЬСТВУ869 024(51)М ), 3 Н ОЗ К 13/17 с присоединением заявки йо Государственный комитет СССР ио Мвам изобретений и открытий(72) Автор . изобретения С.В. Архангельский сКуйбышевский институт инженеров железнодорожноготранспорта(54) УСТРОЙСТВО ОПРЕДЕЛЕНИЯ ПОГРЕШНОСТЕЙ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ Изобретение относится к вычислительной и измерительной технике и предназначено для использования в автоматизированных системах обработ 5 ки информации.Известно устройство, содержащее аналого-циЧровой преобразователь, блок управления и синхронизации, сумматор, блок вычисления статистических характеристик, индикатор, переключатель, генератор тестового аналогового сигнала и генератор тестового цифрового сигнала 11.Недостатками данного устройства является невозможность непрерывного 15 контроля погрешностей преобразования и низкая надежность работы.Цель изобретения - обеспечение непрерывного контроля погрешностей в процессе преобразования произволь ного входного аналогового сигнала и повышение надежности преобразова"нин.Поставленная цель достигается тем, что в устройство определения погрешностей аналого-циФрового преобразования, содержащее аналого-цифровой преобразователь, вход которого соединен со входной шиной; а выходс первой выходной шивой, сумматор, 30 блок вычисления статистических характеристик, вход которого соединенс выходом сумматора, индикатор, вход которого соединен с выходом блока вычисления статистических характеристик, а выход - со второй выходной шиной, блок управления и синхронизации, первый выход которого соединен со входами синхронизации аналогоциФрового преобразователя, блока вычисления статистических характеристик и индикатора, дополнительно введены цифровой Фильтр, блок цифровой задержки и клапан, первый вход которого соединен с выходом аналогоцифрового преобразователя, второй вход - со вторым выходом управления и синхронизации, а выход - со входом цифрового фильтра, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом блока цифровой задержки, вход которого соединен с выходом аналого-цифрового преобразователя, а входы синхронизации цифрового Фильтра и блока цифровой задержки соединены с первым выходом блока управления и синхронизации.На чертеже изображена структурная схема устройства.Устройство содержит аналого-циФровой преобразователь (АЦП) 1, блок2 управления и синхронизации (БУС),сумматор 3, блок 4 вычисления статйстических характеристик (БВСХ), индикатор 5, клапан б, цифровой фильтр(ЦФ) 7 и блок 8 цифровой задержки(ЦЗ).Устройство работает следующим образом,При поступлении входного сигнала АЦП 1 производит выборку входного р аналогового сигнала в момент поступления импульса с первого выхода БУС 2 и преобразование данной аналоговой выборки в цифровой код. Цифровой код выборки подается на рабочий выход устройства, При этом БУС 2 имеет два выхода, по которым выдаются синхронизированные между собой последовательности тактовых импульсов. Тактовые импульсы обеих последовательностей следуют с постоянными пе риодами. Первая последовательность тактовых импульсов (последовательность с первого выхода) синхронизирует работу АЦП 1. Период же следования импульсов второй последователь ности (последовательности со второго выхода) в целое число раз больше периода следования импульсов первой последовательности, а моменты возникновения импульсов второй по- ЗО следовательности совпадают с моментами соответствующих импульсов первой последовательности.,Работа клапана б управляется второй последовательностью тактовых35 импульсов (последовательностью со второго выхода БУС 2) так, что на выходе клапана выдается цифровой код, присутствующий на его входе только в моменты возникновения тактового импульса. В противном случае на вы ходе клапана находится нуль. данные коды поступают на вход ЦФ 7, на выходе которого выдается последовательность цфровых кодов с периодом следования, совпдающим с периодом вы дачи АЦП 1 цифровых выборок, но при ,этом на вход цифрового Фильтра 7 поступают не все цифровые коды выборки с АЦП 1, а с пропуском, Вместо пропущенных выборок ЦФ 7 поступа О ют нулиКроме того выборки с АЦП 1 поступают на вход блока 8 ЦЗ.Блоку 8 ЦЗ устройства задается параметр времени задержки, равный времени задержки ЦФ 7. Поэтому цифровые выборки последовательностей, поступающие .попарно на два входа сумматора 3, равны и противоположны по знаку только в случае отсутствия погрешности преобразования, и тогда на выходе сумматора 3 выдаются нули, бО Если же сумма пары выборок не равна нулю,.то это свидетельствует о наличии погрешности преобразования, котороя приравнивается к значению полученной суммы на выходе суммато ра 3. Значения погрешностей с выхо- . да сумматора 3 поступают на БВСХ 4. На выходе БВСХ 4 выдаются в цифровом видесоответствующие статистические характеристики входной последовательности. Индикатор 5 преобразует входные цифровые характеристики в визуальное иэображение, удобное для восприятия оператором. Визуальная информация индикатора 5служит контрольным выходным сигналомустройства,т.е. производится непрерывный контроль преобразования, вследствие чего повышается достоверность результатов обработки сигналов.Формула изобретенияУстройство определения погрешно- стей аналого-циФрового преобразователя, содержащее аналого-циФровой преобразователь, вход которого соединен со входной шиной, а выход - с первой выходной шиной, сумматор, блок вычисления статистических характеристик, вход которого соединен с выходом сумматора, индикатор, вход которого соединен с выходом блока вычисления статистических характеристик, а выход - со второй выходной шиной, блок управления и синхронизации, первый выход которого соединен со входами синхронизации аналого-цифрового преобразователя, блока вычисления статистических характеристик и индикатора., о т л и ч ащ е е с я тем, что, с целью обеспечения непрерывного контроля погрешностей в процессе преобразования произвольного входного аналогового сигнала и повышения надежности преобразования, в него введены цифровой фильтр, блок цифровой задержки. и клапан, первый вход которого соединен с выходом аналого-циФрового преобразователя, второй вход - со вторым выходом блока управления и синхронизации, а выход - со входом цифрового фильтра, выход которого соединен с первым входом сумматора, второй вход которого соединен с вы.ходом блока цифровой задержки, вход которого соединен с выходом аналогоцифрового преобразователя, а входы синхронизации цифрового фильтра и блока цифровой задержки соединены с первым выходом блока управления и синхронизации.Источники информации,принятые во внимание при экспертизе 1, Сборник 11 Регионального семинара фАппаратурный контроль аналого-цифровых и цифроаналоговых преобразователей. Горький, ГПИ им.А.А. Жданова, 1978, с. 15-20 (прототип).869024 ставитель А. Кузнецов хред ж,кастелевич К Швцдк Редактор Л. Пчелинская т аказ 8355/ филиал ППП Патент, г. ужгород, ул. Проектная, 4 Тираж 991 ВНИИПИ Государственн по делам изобрете 113035, Москва, Ж, Рао комите й и откр ская наб Подписи СССРий д. 4/5