Цифровой фильтр

(23) Приоритет па делам взебретенкй и атерытиЯ81 Бюллетень овано 30,пуб УДК 681.32088.8) сания 30.08.81. бликования Да Авторы обретен А.М,Ионтов и М.Г.Швец Заявител 4) ЦИФРОВОЙ ФИЛЬТР в Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах цифро ой обработки сигналов.Известен цифровой фильтр, использующий принцип накопления выделения полезного сигнала и содержащий умножители многоразрядных чисел Г 11 .Однако операция умножения является одной из .наиболее длительных по10 времени и снижает быстродействие устройства, так как многоразрядные умно- жители весьма громоздки и в определенной степени определяют габариты и параметры цифрового фильтра вцелом.Наиболее близким к предлагаемому устройству по назначению, технической сущности и реализации является цифровой фильтр, состоящий нз последовательно соединенных входного запоминающего устройства ЗУ , вычитающего устройства, умножителя, сумматора и выходного ЗУ, выход которого соединен со вторыми входами вычитающего устройства и сумматора. В качестве умножителя используется регистр сдвига, который эквивалентен умножению на 2 , где к - число сдвигов. При этом достигается сокращение габаритов, потребляемой мощности и времени выполнения операцт;и 21.Недостаток устройства - невозможность точной реализации требуемой постоянной времени фильтра и соответственно ухудшение помехоустойчивости, так как с помощью регистра сдвига требуемый код множителя можно реализовать только приближенно.Цель изобретения - увеличение точ-, ности и повышения помехоустойчивости цифрового фильтра путем введения в него счетчика, дешифратора, мультиплексора и дополнительного сумматора,Сущность изобретения заключается в том, что в процессе работы осуществляется периодическое изменение кода числа сдвигов от К до К+1, причем3 860 2 5 м р 21" 1, где И - точная величина требуемого кода множителя. Периоди 4 ческим переключением кода числа сдвигов от К до ."(К+1) можно добиться максимального приближения результата накопления цифрового фильтра с регистром сдвига к результату накопления цифрового Фильтра с умножителем.Поставленная цель достигается тем, что в цифровой фильтр, содержащий блок входной памяти, выход которого соединен с первым входом вычитателя, выход которого подключен. к первому входу регистра сдвига, вы - ход которого соединен с первым входом первого сумматора, выход которого "подключен ко входу блока выходной памяти, выход которого соединен со вторым входом вычитателя и первого сумматора и является выходом фильтра, вход блока входной памяти, является входом Фильтра, в него введены счетчик, дешифратор, мультиплексор, второй сумматрр, выход которого подключен к первому входу мультиплексора, второй вход которого объединен с первым вхо-., дом второго сумматора и является вхо- дом задания кода числа сдвигов фильтра, выход счетчика подключен ко входу дешифратора, первый выход которого соединен с третьим входом мультиплексора, выход которого подключен ко второму входу регистра сдвига, второй выход дешифратора соединен с первым входом счетчика, второй вход которого является входом синхронизации фильтра, второй вход второго сумматора является входом задания кода единицы фильтра.На чертеже представлена Функциональ ная схема предлагаемого устройства. Цифровой фильтр содержит шину 1 входного сигнала (вход фильтра) подключенную к блоку 2 входной памяти, соединенному последовательно с вычитателем 3, регистром 4 сдвига, первым сумматором 5 и блоком 6 выходной памяти, выход которого -соединен с шиной 7 выходного сигнала (выход фильтреи со,вторыми входами блоков 3 и 5, вход, синхронизации, счетчик 9, дешифратор 10 и мультиплексор 11, причем шина 8 синхронизации соединена с счетным входом счетчика 9, вход 12 задания кода числа сдвигов, вход 13 задания кода единиць 1, второй сумматор 4.Фильтр работает следующим образом,287 4Код входного сигнала поступаетна шину 1 и, пройдя через блок 2,поступает на вычитатель 3, на второйвход которого подается код выходно го сигнала из блока 6. Полученнаяразность кодов поступает в блок 4,в котором производится сдвиг на Кили (К+1) разрядов. Полученный в результате сдвига в блоке 4 код суммируется в блоке 5 с кодом выходного сигнала, поступающего из блока6, и результат записывается в блок 6.Порядок изменения величины сдвига в блоке 4 на К илн (К+1) разрядовзаключается в следующем. В исходномсостоянии мультиплексор 11, управляемый дешифратором 10, находится вположении, при котором через него на 1управление сдвигом регистра 4 проходит из шины 12 код числа сдвигов К.Мультиплексор 11 сохраняет зто положение по мере поступления импульсовсинхронизации из шины 8 на вход счетчика 9.который последовательно переходит от нулевого до (1-1)-го положения, Когда счетчик 6 достигает1-го положения, дешифратор 1 О переключает мультиплексор 11 во второеположение, при которой на управление сдвигом в регистр 4 проходиткод числа К, увеличенный на единицув сумматоре 14, т.е. (К+1), Следующее - (1+1)-ое положение дешифратора 10 устанавливает, счетчик 9 внулевое состояние, и весь цикл повторяется. Дешифратор 10 определяетпорядок чередования кодов сдвигаК и 1 К+1)выбор которых совместнос порядком их чередования обеспечивает условие максимального приближения результата сдвига в регистре4 сдвига к требуемой величине произведения.Использование предлагаемого устройства позволит увеличить точность "5 фильтрации при одновременном повышении помехоустойчивости за счет вве"дения переменного кода сдвига.50 Формула изобретенияЦифровой фильтр, содержащий блоквходной памяти, выход которого.соединен с первым входом вычитателя, выход55 которого подключен к первому вХодурегистра сдвига, выход которого сое, динен с первым входом первого сумматора, выход которого подключенвыход которого соединен с третьимвходом мультиплексора, выход которого подключен ко второму входу регистра сдвига второй выход дешифдратрра соединен с первым входом счевсчика, второй вход которого являетсявходомсинхронизации фрпьтра, второйвход второго сумматора является входом задания кода единицы Фильтра, Щ Источники информации,принятые во внимание прн экспертизе1, Авторское свидетельство СССР,В 627481, кл, 6 06 Г 1534, 1976.ц 2. Патент Японии У 53-34700,кл. 6 06 Г 15/34, 1978 (прототип). Барановович Коррект оставительехред Пономаренк Редактор И.Ковальчу ПодписноССР Тираж 988 Государственного комитета по делам изобретений и открытий 13035, Хосква, Ж, Раушская наЗаказ 7572 85ВНИИПИ нт, г. Ужгород, ул. Проектная,5 860287ко входу блока выходной памяти,выход которого соединен со вторым входом вычитателя и первого сумматораи является выходом Фильтра, вход блока входной памяти является входомфильтра, о т .л и ч а ю щ и й с ятем, что, с целью повышения точностии помехоустойчивости, в него введенысчетчик, дешифратор, мультиплексор,второй сумматор, выход которого подключен к первому входу мультиплексора, второй вход которого объединен;с первым входом второго сумматораи является входом задания кода числасдвигов фильтра, выход счетчика подключен ко,входу дешифратора, первый