Преобразователь напряжения в интервал времени

Союз СоветскихСоциалистическихРеспублик ОЛ ИКАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 855994(23) Приоритет по делам иэооретений и открытийОпубликовано 15.08.81. Бюл, Дата опубликования описания нь К 83 3) УДК 681.32 (0888 ) 08,8 1(71) Заявител 54) ПРЕОБРАЗОВАТЕЛЬ НА ИНТЕРВАЛ ВРЕМЕНИ НИ у первого опорног оединен со входом точ а выкомпаратора,оединена с пертакта и цикла з формирова такта подкл Изобретение относится к электроизмерительной технике, в частности к аналогощкрровым преобразователям двухтактногоинтегрирования и может быть использовано в цифровых вольтметрах, измерительных системах,Известен аналого-цифровой преобразователь с однополярным источником опорно, го разрядного напряжения и выпрямителем напряжения в канале прохождения из 1 Омеряемого напряжения Ох Г 13Недостаток этого преобразователя - наличие погрешности преобразования припревышении сигналом помех величиныпреобразуемого напряжения.Бель изобретения - уменьшение потрешности преобразования напряжения,Поставленная цель достигается тем,что в преобразователь напряжения в интервал времени, содержащий входной усилитель, вход которого соединен с шинойвходного сигнала, а выход соединен черезпервый ключ со входом интегратора, входкоторого через второй ключ подключен к при этом шина запуск с выми входами триггеров выход триггера цикла че тель длительности перво чен ко второму входу триггера цикла, выход которого соединен с управляющим входом первого ключа, введены инвертор, элемент 2 И-НЕ, первый и второй триггеры полярности, второй опорный источник и третий ключ, причем вход инвертора со - единен с выходом компаратора и с единичным входом первого триггера полярности, а выход соединен с единичным входом второго триггера полярности, первый нулевой вход которого соединен с выходом триггера такта и первым нулевым входом первого триггера полярности, аорой нулевой вход соединен со вторым выходом триггера цикла и вторым нулев. м входом первого триггера полярносзи, прямой выход соединенс управляющим входом третьего ключа, а инВыходная информация снимается с выхода триггеров 12 и 13.Таким образом, устройство исключает50,погрешность измерения при превыщениинапряжением помех величины постоянногопреобр аэуемого напряжения Ок,3 85версный выход соединен с первым входомэлемента 2 И-НЕ второй вход которогосоединен с Инверсным выходом первоготриггера полярности, а выход подключенко второму входу триггера цикла, приэтом прямой выход первого триггера полярности соединен с управляющим входом второго ключа, а второй опорный источник через третий ключ подключен ков коду интегратора.На чертеже представлена структурнаясхема преобразователя нап ряжения винтервал времени. Преобразова-.тель содержит входной усилитель 1 опорные источники 2 и 3, ключи 4-6,триггер 7 цикпа, триггер 8 такта, интегратор 9, формирователь 10 длительностипервого такта, компаратор 11, первый ивторой триггеры 12 и 13 полярностиэлемент 2 И-НЕ 14, инвертор 15, щину16 входного сигнала, щину 17 запуска.Устройство р аботает следующимобразом.В исходном состоянии ключи 4-6 разомкнуты, интегратор 9 оазряжен. Ключи 4-6 замыкаются когда потенциал науправляющем входе соответствует логическому нулю, и размыкаются при погической единице. С приходом . запускающего импульса триггеры 7 и 8 изменяютсостояние, п,ри этом ключ 4 замыкается,начинается заряд интегратора 9, Потенциалы на первых выходах триггеров 12и 13 не изменяются. Компаратор 11устанавливается в состояние, определяемое полярностью преобразуемого напря -жения О, величиной напряжения, помехсостоянием интегратора.Во время первого такта интегрирования при любом состоянии инвертора иинтегратора на одном .входе элемента2 И- НЕ 14 присутствует потенциал, соответствующий логической единице, а надругом входе - логическому нулю, Поэтому независимо от полярности преобразуемого напряжения Ох на выходе элемента2 И-НЕ 14 присутствует потенциал, соответствующий логической единице. длительность первого такта интегрирования 1 определяется формирователем 10 дпитепьнссти первого такта, который через интервал длительностью Т смомента запуска, возвращает триггер такта в исходное состояние, Напряжение нввыходе интегратора к концу первого такта иитвгрирсвания будет равно:ГО= к 1 оо,ви ц,0гдето 0- напряжение помехи. 5 10 5 20 25 30 35 Интегрированиероизводнтсч с учетом полярности преобразуемого сигнала, и интеграл от суммы равен сумме интегралов. В случае если время интегрирования Т. кратно периоду помехи, тоТи Бйиэца =О, д О:К Ока Кт и1 Х. После возвращения в исходное состояние триггера 8 такта, ключ 4 размыкается, и начинается второй такт интегрирования, когда производится разряд интегратора. Во время второго такта на всех входах сброса триггеров 12 и 13 присутствуют потенциалы, соответствующие логической единице, дальнейшее со:тояние триггеров определяется только потекциалами на входах установки. При положи-тельной полярности выходного напряжения интегратора, триггер 12 замыкается, ключ 5 замыкается и начинается разряд интегратора от опорного источника 2. Как только,дпряжение на выходе интегратора достигает исходной величины,компаратор 11, а за ним и инвертор изменяют состояния.Г 1 ри этом триггер 13 полярности изменяет состояние, а триггер 12 попярности остается в прежнем состоянии. После этого потенциалы на входах элемент та 2 И-НЕ 14 соответствуют логической единице, а на выходе - ее нулю. Зпемент 14 возвращает триггер 7 цикла по второму входу в исходное состояние. Триггер 7 цикла, опрокидываясь, возвращает триггеры 12 и 13 полярности по вторым нулевым входаМ в исходное сос тояние. Ключ 6 размыкается, Олительность интервала времени между опрокидыванием триггера 1 2 и аозвращением в исходное состояние определяется задержками прохождения информации и может быть сделана сколь угодно малой. Ьжтельность второго такта интегрирования Т 1 равна Формул а изобретения Преобразователь напряжения в интервал времеви, содержащий входной усили тель, вход которого соединен с шинойвходного сигнала, а выход соединен черезпервый ключ со входом интегратора, входкоторого через второй ключ подключен к1 выходу первого опорного исоник, а выход соединен со входом компаратора, приэтом шина запуск соединена с первымивходами триггеров такта и цикла, а выход триггера цикла через формировательдлительности первого такта подключен 0ко второму входу триггера цикла, выходкоторого соединен с управляющим входомпервогоключа, отлич ающийс я тем, что, с цепью уменьшения погрешности преобразования введены инвертор, 15элемент 2 И-НЕ, первый и второй триггеры полярности, второй опорный источники третий ключ, причем вход инверторасоединен с выходом компаратора и с единичным входом первого триггера полярности, а выход соединен с единичным входом второго триггера полярности, первый О 4 6нулевой вход которого соединен с выходомтриггера такта и с первым нулевым .входом первого триггера полярности, а второй нулевой вход соединен со вторым выходом триггера цикла и вторым нулевымвходом первого триггера полярности,прямой выход соединен с управляющимвходом третьего ключа, а инверсный выход соединен с первым входом элемента 2 И-НЕ, второй вход которого соединен с инверсным выходсм первого вериггера полярности, а выход подключен ковторому входу триггера цикла, при этомпрямой выход первого триггера полярности соединен с управляющим входом второго ключа, а второй норный истяник через третий ключ подключен ко входу интегратора.Источники информации,принятые во внимание при экспертизе1, Техническое описание яровоговольтметра В 7-22, Львов, 1970.