Устройство для сопряжения электроннойвычислительной машины c дискретнымидатчиками

Ссифз Соввтскик Сфциапистически к Ресиубпик(51)М. Кл 3 6 06 Г 3/04 Государственный комитет СССР ио делан изобретений и открытий2) Автор В.П. Жабеев, В,В. Калиниченко, В.И. Корол В.А. Кротевич и В.М.Морозов обретения вите СТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОНН ЫЧИСЛИТЕЛЬНО МАМИНЫ С ДИСКРЕТНЫМИ ТЧИКАМИ еИзобретение относится к вычислительной технике и может быть применено в автоматизированных .системах управления для сбора информации от двухпозиционных датчиков.Известно устройство для сопряже.ния, содержащее коммутатор, .входы которого являются информационными входами устройства, а адресные входы соединены с выходами дешифратора, счетчик адреса, узел управления, группу элементов И, регистр, схему управления и счетчик текущего состояния датчиков 11.Наиболее близким к предлагаемому по техническому решению является устройство для сопряжения, содержащее коммутатор, адресные входы которого соединены через дешифратор адреса с выходами счетчика адреса, входом подключенного к первому выходу узла синхронизации, первый регистр, информационными входами соединенный с соответствующими выходами второго регистра и первой группой входов схемы сравнения, а выходами - со второй группой входов сх мы сравнения, шифратор состояния датчикрв, первая группа входов кото.рого подключена к выходам второго регистра, вторая группа входов - сгруппой выходов схемы сравнения игруппой входов шифратора адресовдатчиков, а группа выходов в . с группой информационных выходов устройства, выходы шифратора адресов являются адресными выходами устройства, второй выход узла синхронизациисоединен с управляющими входами пер вого и второго регистра, информационные входы которого подключенык соответствующим выходам коммутатора 2 .Недостатки известных устройств 15 большие аппаратурные затраты.Цель изобретения - сокращениеаппаратурных затрат.Поставленная цель достигаетсятем, что в устройство, содержащее 20 коммутатор, информационные входыкоторого являются соответствующиМивходами устройства, а адресный входсоединен с выходом счетчика, подключенного входом к первому выходуузла синхронизации, второй выход которого соединен с синхронизирующимвходом памяти, подключенной выходом к первому входу схемы сравнения,и узел согласования с электронной 30 вычислительной машиной, выходы кото 83036735 рого являются выходами устройства, введены два триггера, причем первый и второй входы первого триггера подключены соответственно к выходу коммутатора и третьему выходу узла синхронизации, а выход - к информационному входу памяти и второму входу схемы сравнения, выходом соединенной с первым входом второго триггера, второй вход которого подключен ко второму выходу узла синхронизации, а выход и третий вход - соответственно к информационному входу и управляющему выходу уэла согласования с электронной вычислительной машиной, адресный вход которого соединен с выходом счетчика и адресным входом памяти, вход пуска узла синхронизации соединен с выходом второго триггера, а вход тактов является тактовым входом устройства.На чертеже представлена блок-схема устройства.Схема устройства содержит коммутатор 1, счетчик 2, память 3, схему 4 сравнения, второй триггер 5, первый триггер б, узел 7 синхронизации и узел 8 согласования с электронной вычислительной машиной (ЭВМ), входы 9, выходы 10 устройства и тактовый вход 11 устройства.Устройство работает следующим образом. Установку устройства в исхрдное состояние производят путем загрузки памяти 3, выполняя для этого такое количество операций чтения, которое соответствует количеству входных линий. Узел 7 хронизируется тактами системы, причем по каждому тактовому импульсу формируются последовательно три управляющих сигнала.По каждому первому управляющему импульсу, поступающему на счетчик 2 и увеличивающему его содержимое на "1", происходит опрос входов коммутатора 1. По коду счетчика 2, соответствующего адресу заданного входа 9 (канала) , в коммутаторе 1 производится выбор канала, а на выходе памяти 3 устанавливается сигнал состояния выбранного канала, записанный в предыдущем цикле опроса. По второму управляющему сигналу (третий выход узла 7) производится запись уровня входного сигнала выбранного канала в триггер б, после чего в схеме 4 сравнения происходит сравнение уровня этого сигнала с его уровнем в предыдущем цикле опроса, ранее записанным в памяти 3, По третьему управляющему сигналу (второй выход узла 7) производится запись в память 3 состояния триггера б, а в триггер 5 - выходного сигнала схемы 4 сравнения. Если схема 4 сравнения обнаруживает несовпадение логических уровней, она генерирует 5 1 О 15 2 О 25 ЗО 4 О 45 50 55 ЬО 65 сигнал прерывания, который с выхода триггера 5 поступает в узел 7,запрещая формирование управляющихсигналов, и на информационный входузла 8.Операции загрузки и сравнения выполняются в каждом такте для выбранной входной линии. При появлениисигнала запроса прерывания ЭВМ через узел 8 считывает с выходов 10код адреса прерывания, анализируетего и устанавливает триггер 5 в исходное состояние, Сигнал с выходатриггера 5, поступая на вход узла 7,разрешает формирование сигналов синхронизации, после чего происходитдальнейший анализ сигналов, на входах 9.Таким образом, введение триггеров позволяет сократить аппаратурныезатраты по сравнению с известнымза счет исключения регистра и упрощения схемы сравнения.Формула изобретенияУстройство для сопряжения электроннрй вычислительной машины с дискретными датчиками, содержащее коммутатор, информационные входы которого являются соответствующими входами устройства, а адресный вход соединен с выходом счетчика, подключенного входом к первому выходу узласинхронизации, второй выход которого соединен с синхронизирующим входом памяти, подключенной выходом кпервому входу схемы сравнения, иузел согласования с электронной вычислительной машиной, выходы которого являются выходами устройства,о т л и ч а ю щ е е с я тем, чтос целью сокращения аппаратурных затрат, в устройство введены два триггера, причем первый и второй входыпервого триггера подключены соответственно к выходу коммутатора итретьему выходу узла синхронизации,а выход - к информационному входупамяти и второму входу схемы сравнения, выходом соединенной с первымвходом второго триггера, второй входкоторого подключен ко второму выходу узла синхронизации, а выход итретий вход - соответственно к информационному входу и управляющему выходу узла согласования с электроннойвычислительной машиной, адресныйвход которого соединен с выходомсчетчика и адресным входом памяти,вход пуска узла синхронизации соединен с выходом второго триггера, авход тактов является тактовым входомустройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 548855, кл. С Об Е 3/04; 1977.2, Авторское свидетельство СССРпо заявке У 279 бб 97/18-24,кл. С 06 Г 3/04, 1979 (прототип),830367 Составитель В. Вертледактор Л. Повхан Техред М. Коштура Демчик рект одписное каз город, ул. Проектная, 4 Филиал ППП "Патент" 350/55ВНИИПИ Госупо делам035, Москва Тираж 74 рственного ко изобретений и Ж, Раушска тета СССРткрытийнаб., д.