Устройство для решения систем ли-нейных алгебраических уравнений

Союз Советских Социалистических РеспубликОП ИКАНИЕ ИЗОБРЕТЕНИЯ и 811275(22) Заявлено 18. 09. 78 (21) 26652 3 51)М. Кл. присоединением заяви 15/32 Гоеу твеиный комитСССРам изобретенийоткрытий(23) Приоритет но де 3,81, Бюллетень И 9 ликов 5 З) НЖ 681. 325.507. 03. 81 а опубликования описан 2) Авторы изобретен н Х Бочаров и 1) Заявитель 54 ) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ СИСТЕМ ЛИНЕЙ АЛГЕБРАИЧЕСКИХ УРАВНЕНИЯИзобр тельной зовано и ванных вляемодытр ле стволгебраетение относится к вычислитехнике и может быть исполь-,ри разработке специализироычислительных машин и процессоров для решения систем линейныхалгебраических уравнений.Известно устройство для решениясистем линейных алгебраических уравнений 1, содержащее интеграторы коэффициентов, интегратор свободногочлена и интеграторы неизвестных, причем выходы интеграторов коэффициентовкаждого столбца соединены со входамиинтеграторов свободного члена тогоже столбца, выходы которых подключены ко входам интеграторов неизвестных того же столбца и ко входам интЕграторов коэффициентов соответствующих строк,Недостатком этого устройства явется большое количество используго оборудования, а также запазвание в обработке приращений иудность решения систем уравнений высоких порядков, а также сравнительно малое быстродействие.Известно также устройство длярешения систем алгебраических уравнений (21, содержащее несколькогрупп регистров памяти коэффицен тов, к выходам которых подключены первые входы соответствующих блоков умножения кода коэффицентов на знак приращения переменной, регистры накопления величин невязок, выходы которых подсоединены к соответствующим входам блока уравновешивания, и цифровые интеграторы накопления переменных,входы каждого из которых соединены со. вторыми входами блоков умножения соответствующей группы и с соответствующими выходами блока урав иовешивания.Недостатком этого устройства является большой объем требуемого оборудования даже для систем уравне. - ний невысокого порядка, причем сложность устройства увеличивается по мере увеличения порядка решаемой системы.Из известных устройств наибо е близким по технической сущности к изобретению является устрой для решения систем линейных а ических уравнений 31, содержащее одноразрядные сумматоры-вычитатели, сдвиговые регистры,.реверсивные счетчики, блоки анализа, элементы И, ИЛИ. Управляющие входы сдвиго 811275вых регистров соединены с управляющей шиной, а выходы - с первыми входами соответствующих одноразрядных сумматоров-вычитателей, объединенных в п столбцов по (О +1) последовательно соединенных одноразрядных сумматоров-вычитателей в каждом. Управляющие входи одноразрядных сумматоров-вычитателей каждой строки соединены со входами соответствующего реверсивного советчика, выход П - го одноразрядного сумматоравычитателя каждого столбца соединен с первым входом (П +1) -го одноразрядного сумматора-вычитателя и с первым входом элемента ИЛИ, выход которого соединен со входом (и +1) -го 1 сдвигового регистра. Выход знакового разряда (и +1) -го сдвигового регистра соединен с входом соответствующего реверсивного счетчика. Выход(п+1) -го сдвигового регистр., соединен со вто- Щ рым входом блока анализа и через первый элемент И - со вторым входом элемента ИЛИ и со вторым входом перого одноразрядного сумматора-вычитЬ- теля соответствующего столбца, а через второй элемент И - со вторым входом (и +1) -го одноразрядного сумматора-вычитателя выход которого соединен с третьим входом блока анализа. Вторые входы элементов И всех столбцов и управляющие входы реверсивных счетчиков соединены с управляющей шйной.Недостатком этого устройства также является большой объем оборудования.Целью изобретения является упро- З 5 щение устройства.Поставленная цель достигается тем, что устройство, содержащее блок памяти коэффициентов и свободных членов, адресный вход которого 40 соединен с выходом счетчика адреса, регистры сдвига, элементы И, сумматор-накопитель, содержит сумматор единиц и коммутатор, первый вход которого соединен с выходом счетчика Я адреса. Первый вход каждого элемента И соединен с соответствукщим выходом блока памяти коэффициентов и свободных членов, один из выходов которого подключен к первому входу сумма- р тора-накопителя, второй вход которого соединен с выходом сумматора единиц, входы которого соединены соответсственно с.эыходами элементов И. Выход каждого регистра сдвига соединен со своим первым входом и с вторым входом соответствующего элемента И, Второй вход каждого регистра сдвига соединен с соответствующим выходом коммутатора, второй вход которого подключен к выходу сумматора-накопи- еО теля. Выход счетчика адреса является. входом устройства.Схема устройства представлена на чертеже, где обозначены блок 1 памяти коэффициентов и свободных членов, Я счетчик 2 адреса, регистры сдвига3 - Зл , элементы И 4 - 4сумматор единиц 5, сумматор-накопи -тель б н коммутатор 7.Устройство работает следующим образом.Для решения уравнения системыпервоначально преобразуются к видуйх,=бе а,х 1,2,ли коэффициенты системы О и свободные члены 6 записываются в блок1 памятиНачальные приближения корнейзаносятся в регистры 3 сдвига,Каждое(К +1) -е приближение корней вычисляется по следующей формуле:к+1) -1 к) ", .К)Х 1 =1. Е СХФ 2. С 31) ХКФПриближение в каждой ите.рации вычисляется за Гл циклов, вкаждом из которых выполняется п тактов,В каждом цикле выполняются следующие действия, В первом цикле,первом такте из блока 1 считываются младшие разряды всех коэффициентов О,(1 = 1,2, , и) и логически умножаются на элементахИ 4 - 4 П на младшие разряды чисел (приближений корней), находящихся в регистрах 3. Образованнаяна выходе сумматора единиц 5 суммапроизведений младших разрядов всехкоэффициентов на младшие разрядывсех приближений корней складывается с содержимым сумматора-накопителя 6 и младшим разрядом свободногочлена б,. В сумматоре-накопителе бделается сдвиг на один разряд в сторону старших разрядов, К счетчику2 добавляется единица в младшийразряд, что вызывает модификациюадреса. В первом цикле, втором тактеповторяется процедура, аналогичнаяописанной в первом такте для следующих разрядов коэффициентов заисключением того, что во втором ипоследующих тактах цикла очереднойразряд Ь, к сумме не добавляется,В первом цикле такие такты повторяются т 1 раз.Второй цикл начинается со сдвигасодержимого сумматора-накопителяна (Ф -1) разряд в сторону младшихразрядов и циклического сдвига содер,жимого всех регистров 3 на один разряд в сторону младших разрядов. Таким образом, ко входам элементов Иподключены очередные разряды приближений неизвестных, хранящихся в регистрах 3. Далее цикл вычисленийвыполняется, как и предыдущий,Число циклов вычислений, котороетребуется выполнить, равно Ф (почислу разрядов кодов чисел, хранимыхэ регистрах сдэига 3).811275 Заказ 503/2 Тираж 745 Подписное ИИ П "Патент", г.Ужгород, ул.Проектная,4 ил В результате такой процедуры начисляется К+1 - е приближение корня Х;, которое находится в сумматоре-накопителе 6,Значение К +1 -го приближения корня через сумматор 7, управляемым ко-,дом, снимаемым с выхода счетчика адреса 2, передается в регистр 3-замещая в нем величину Х;Содержимое счетчика адреса 2 моди.фицируется для чтения ( +1 -го столбца коэффициентов и все е циклов повторяются дюж получения величиныкоторая заносится в1 -йрегистр 3 через коммутатор 7.(К +1) -я итерация закончится, когда вычислены все и приближений корней системы уравнений.Выполнение итераций, аналогичныхописанной, продолжается до тех пор,пока корни системы уравнений не будутвычислены с заданной точностью. Формула изобретения Устройство для решения систем линейных алгебраических уравнений, содержащее блок памяти коэффициентов и свободных членов, адресный вход которого соединен с выходом счетчика адреса, регистры сдвига, элементы И, сумматор-накопитель, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно соцержит сумматор единиц икоммутатор, первый вход которого соединен с выходом счетчика адреса, первый вход каждого элемента И соединенс соответствующим выходом блока памяти коэффициентов и свободных членов, один иэ выходов которого подключен к первому входу сумматора-накопителя, второй вход которого соединенс выходом сумматора единиц, входыкоторого соединены соответственно свыходами элементов И, выход каждого .регистра сдвига соединен с пЕрвымвходом этого регистра и с вторымвходом соответствующего элемента И, 15 второй вход каждого регистра сдвигасоединен с соответствующим выходомсумматора, второй вход которого подключен к выходу сумматора-накопителя, вход счетчика адреса является входом устройства. Источники информациипринятые во внимание при экспертизе1Неслуховский К. С, Цифровые дифр 5 ференциальные анализаторы, М.,"Машиностроение", 1968, с. 148.2. Пухов Г. К. Избранные вопросытеории математических машин АН УССР,Киев, 1964, с.172.3. Авторское свидетельство СССРР 543943, кл. 0 06 Г 15/32.