Устройство для регенерации синхроим-пульсов полей

(23) Приоритет Государственный комитет СССР но делам изобретений н открытийДата опубликования описания 30,0181) УСТРОЙСТВО РЕГЕНЕРАЦИИ СИНХРОИМПУЛЬСО ПОЛЕЙк информационным входам неинвертирую щего и инвертирующего элементов памяти, выходы которых, а также выход триггера задержки подключены ко входам блока совпадения, выходом соединенного .с информационным входом триггера задержки, причем обнуляющие входы каждого элемента памяти и тактовый вход триггера задержки подключены к тактовому выходу формирователя импульсов, выход инвертирующего элемента памяти подключен к запрещающему входу формирователя импульсов, а выход триггера задержки под.:соединен к запрещающему входу блокаФазирования и к разрешающему входу Формирователя импульсов. тавлена структурхема предлагаемо, На чертеже пред 0 ная электрическая, го устройства. Устройство рег пульсов полей сод кадровых синхроим зирования, счетчи 4 импульсов, анал ма, содержащий ко тирующий и инверт 7 и 8 памяти, бло О триггер 10 задержИзобретение относится к радио-.технике и может использоваться вприемниках совмещенного телевизионного сигнала и синхрогенераторах.Известно устройство регенерациисинхроимпульсов полей, состоящееиз последовательно соединенных селектора кадровых синхроимпульсов, блокаФазирования, счетчика и формирователя импульсов 1.Однако известное устройство недостаточно помехоустойчиво, таккак не имеет средств защиты от появления ложных и искаженных импульсов.Цель изобретения - повышение помехоустойчивости путем устраненияложных и искаженных импульсов в режиме быстрого Фазирования,Укаэанная цель достигается тем,что в устройство введен анализаторсинхрониэма, содержащий коммутатор,неинвертирующий и инвертирующий элементы памяти, триггер задержки и блоксовпадения, при этом первый сравнивающий вход коммутатора подключенк выходу селектора кадровых синхроимпульсов, второй сравнивающийвход - к выходу формирователя импульсов, первый и второй выходы коммутатора подключены, соответственно,нерации синхроимржит селектор 1 ульсов, блок 2 фа, формирователь. затор 5 синхронизммутатор б, неинверрующий элементы 9 совпадения нсчетчика 3, однако ложные и искажен-,ные импульсы, которые могут позникнуть вследствие нарушения последовательности срабатывания разрядовсчетчика 3, устраняются благодарядействию на разрешающем входе формирователя 4 нулевого сигнала, которыйблокирует соответствующие выходыформирователя 4 Формула и зобретения Таким образом достигается согласованное изменение сигнала на всехвходах формирователя 4, что исключает воэможность возникновения какихлиболожных импульсов в момент изменения сигнала на разрешающем входе. При этом в каждом цикле работы счетчика 3, охватывающем интервал времени между двумя соседними тактовыми 5 О импульсами, имеются только две возможности, соответствующие определенному уровню сигнала на разрешающем входе формирователя 4 и соединенномс ним запрещающем входе блока 2. Если в данном цикле работы счетчика3 этот сигнал имеет единичный уровень, то блок 2 блокируется, импуль. сы установки не поступают на счетчик 3 и возможность появления ложных и искаженных импульсов из-за наруше- Я ния последовательности переключения разрядов счетчика 3 исключается. Если же сигнал на разрешающем входе формирователя 4 имеет нулевой уровень, то происходит перефазировкаГ Устройство работает следующим образом. Действующий на выходе селектора 1 импульс установки, соответствующий моменту появления кадрового синхроимпульса входного телевизионного сиг нала, поступает на первый сравнивающий вход анализатора 5 и вход блока 2. Йри наличии нулевого сигнала на запрещающем входе блока 2 импульс установки фиксирует такое состояние, 1 О счетчика 3, при котором импульс, вырабатываемый формирователем 4 на втором сравнивающем входе анализатора 5, занимает ту же временную позицию в цикле работы счетчика 3, что и 5 импульс установки. Таким образом, достигается быстрое совпадениепо фазе между входным телевизионным сигналоми регенерированными импуль сами частоты полей, которые вырабатываются формирователем 4. Формирователь 4 наряду с обычными входами, которые подключены к разрядам счетчика 3, имеет дополнительный разрешающий вход. При подаче на этот вход нулевого сигнала запрещается Формирование импульсов частоты полей на соответствующих выходах формирователя 4. На тактовом выходе Формирователя 4, соединенном с такто- ЗО вым входом анализатора 5, импульс, соответствующий началу цикла работы счетчика 3, вырабатывается независимо от состояния сигнала на разрешающем входе Формирователя 4. Этот им пульс является тактовым для анализатора 5, и только при появлении его происходит изменение сигнала на запрещающем входе блока 2 и разрешающем входе Формирователя 4. В первом из. рассматриваемых случаев устройство работает в режиме формирования, а во втором - в режиме фазирования. Перевод устройства из одного режима в другой производится анализатором 5, который в каждом цикле работы счетчика 3 оценивает временное положение импульсов установки. С этой целью в каждом цикле с помощью коммутатора б производится распределение импульсов установки селектора 1 на неинвертирующий и инвертирующий элементы 7 и 8 памяти, причем если импульс установки совпадает по времени с импульсом на втором сравнивающем входе анализатора 5, то он попадает на инвертирующий элемент 8 памяти, если же такого совпадения нет, то импульс установки подается на неинвертирующий элемент 7 памяти. Устройство регенерации синхроимпульсов полей, состоящее из последовательно соединенных селектора кадровых синхроимпульсов, блока Фазирования, счетчика и формирователя импульсов о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости путем устранения ложных и искаженных импульсов в режиме быстрого фазирования, в него введен анализатор синхронизма, содержащий коммутатор, неинвертирующий и инвертирующий элементы памяти, три"гер задержки и блок совпадения, при ,этом первый сравнивающий вход коммутатора подключен к выходу селектора кадровых синхроимпульсов, второй сравнивающий вход - к выходу формирователя импульсов, первый и второй выходы коммутатора подключены, соответственно, к информационным входам неинвертирующего и инвертирующего элементов памяти, выходы которых, а также выход триггера задержки подключены ко входам блока совпадения, выходом соединенного с информационным входом триггера задержки, причем обнуляющие входы каждого элемента памяти и тактовый вход триггера задержки подключены к тактовому .выходу формирователя импульсов, выход инвертирующего элемента памяти подключен к запрещающему входу формирователя импульсов,801308 Источники информации,принятые во внимание при экспертиэе 1. Патент Японии Р 51-13373,кл. 97/5/ С 23 Н 04 М 5/04.Составитель Е,Любимовактор М.Митровка Техред .С.Мигунова Корректор Г.Назаро О/81 Тираж 709ВНИИПИ Государственного комипо делам изобретений и от35, Москва, Ж, Раушская аказ 104 лиал ППП Патент", г.Ужгород, ул. Проек а выход триггера задержки подсоединен к запрещающему входу блока фаэирования и к разрешающему входу формирователя импульсов. Подписнотета СССРрытийаб., д. 4/5