Устройство для защиты от импульсных помех

792599 Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 08.01.79 (21) 2709420/18-21с присоединением заявки РЙйв лелем изобретений и открытий(54) УСТРОЙСТВО ЗАШИТЫ ОТ ИМПУЛЬСНЫХ ЦОМЕХ - - - .Изобретение относится к импульсной технике и может быть использовано в цепях защиты радиозлектронной аппаратуры от импульсных помех, в частности от помех, возникающих в результате дребезга механических контактов.Известно устройство защиты от импульсных помех, содержащее времязадающую цепь, выполненную в вйде сдвигового регистра, выходы последовательных10 каскадов которого подключены к элементу совпадения, датчик тактовых импульсов, управляющий сдвиговым регистром и подключенный к одному иа входов алемента совпадения 11 .15Недостаток устройства ааключается в том, что оно исключает вози;ожность аашиты от помех импульсов, длительность которых превышает длительность полезных сигналов.Наиболее блиаким к изобретению является устройство защиты от импульсных помех, содержащее логический алемент И-НЕ, инвертор, времяаадающую цепь,со 2стоящую иа последовательно соединенныхконденсатора и двух реаисторов, последний из которых подключен к общейшине 2,Недостатком етого устройства такжеявляется низкая аффективность аащитыиа-аа невоаможности устранепия помех отимпульсов, длительность которых превышает длительность ттолеаного сигнала.Цель иаобретения ааключается в повышении эффективности защиты путем устранения помех от импульсов, превышающих длительность полезного сигнала,Поставленная цель достигается темчто в устройство аащиты от импульсныхпомех, содержащее логический элементИ-НЕ, инвертор, времяаадающую цепь,состоящую иа последовательно соединенныхконденсатора и двух резисторов, последний иа которых соединен с общей шиной,введены цепь аащиты верхнего предельного значения логической единицы, цепьзащиты нижнего предельного аначения логической единицы и дополнительный рези,стор, причем цепь защиты нижнего предельного значения логической единицы состоит из последовательно соединенныхвходного резистора, первого стабилитронаи резистора нагрузки, причем анод ста 3билитрона соединен с первым входом логического элемента И-НЕ и через дополнительный резистор - с выходом инвертора, вход которого подключен,к выходулогического элемента И-НЕ, цепь зашитыверхнего предельного значения логическойединицы содержит второй стабилитрон и .транзистор, коллектор которого подключен к второму входу логического.элемента И-НЕ, эмиттер - к общей шине, а база - к общему выводу резистороввремязадающей цепи и аноду второгостабилитрона, катод которого соединен скатодом первого стабилитрона.На чертеже представлена функциональ-ная схема устройства защиты от импульсных помех,Устройство защиты от импульсныхпомех содержит цепь защиты нижнегопредельного значения логической единицы, состоящей из последовательно соеди-.ненных входного резистора 1, первогостабилитрона 2 и резистора 3 нагрузки;включенного между первым входом логического элемента .И-НЕ 4 и общей шиной, времяэадающую цепь, состоящую изпоследовательно соединенных конденсатора 5 и резистивного делителя, выполненного на резисторах 6 и 7, цель защиты:верхнего предельного значения логическойединицы, состоящую иэ транзистора 8,резистора 7, стабилитрона 9 и входногорезистора 1, причем анод первого стабилитрона подключен к первому входу логического элемента И-НЕ и к выходу инвертора 10 через резистор.11. К вто 4 Ррому входу логического элемента И-НЕподключен коллектор транзистора, егофэмиттер соединен с общей шиной, а база - с выходом резистивного делителя ианодом второго стабилитрона, катод ко 43торого соединен с катодом первого стабилитрона. Выход логического элементаИ-НЕ соединен с входом инвертора. Устройство защиты от импульсных помех работаетследующим образом.В исходном состоянии, когда на входеустройства сигнал отсутствует, на первом входе, логического элемента И-НЕ 4, соединенным с обшей шиной через резистор фф 3 нагрузки с достаточно малым сопротивлением, имеет место логический "О", на втором входе, связанном с общим прово 99 фдом через закрытый транзистор 8, - логическая "1", на выходе логического элемента И-НЕ 4 и входе инвертора 10 логическая "1", на выходе инвертора 10 ивыходе устройства - логический фОф,С момента подачи на вход устройства сигнала с логической "1 верхнегоуровня до момента окончания зарядаконденсатора 5 (через цепь: вход устройства - конденсатор 5 - резистор 6 -нереход база-эмиттер транзистора 8 и резистор 7) транзистор 8 открыт, и второй вход логического элемента И-НЕ 4соединен с общей шиной через сопротивление открытого транзистора 8.Одновременно при открытии первогостабилитрона 2 происходит деление напряжения сигнала между элементами цепивходного резистора 1, первого стабилитрона 2 и резистора 3 нагрузки, в результате чего на первом входе логическогоэлемента И-НЕ 4 образуется сигнал логической ф 1 ф - второго уровня.При сохранении в течение указанногоинтервала времени (заряда конденсатора5) на втором входе логического мемеита И-НЕ 4 логического -О" состояниеее выхода не изменяется, и сигнааы иавыход схемы не проходит,После окончания процесса заряда коиденсатора 5 транзистор 8 закрыаавтса,и на втором входе логического элементаИ-НЕ 4 восстанавливается логическаяф 1 ф. Состояние выхода логического элемента И-НЕ 4 и входа иивертора ХО вменяется на логический Оф, а выхода.инвертора и выходе логического элементаИ-НЕ - на логическую "Хф.При передаче логического урсена(сигнала сколь. угодно большой дли-,тельности) схема работает аналогично. С появлением иа входе схемы сигнала .помехи длительностью меньше заданной процесс заряда конденсатора за время егодействия,не успевает завершиться., Э результате этого в течение всего времени его действия транзистор 8 остается открытым, на входе логического элемента И-НЕ 4 сохраняется состояние логического "0, а иа его выходе - логической ф 1 ф. Аналогично устройство работает от воздействия каждогоиз серии импульсов, обусловленных дребезгом коммутирующего контакта, установленного, например, между некоторым источником напряжения ,и входом устройства защиты.,ул,Проектная,г.У 5 79При поступлении на вход помехи люоойдлительности, но с амплитудой не более,чем это необходимо для открытия первого стабилитрона 2, состояние логического О" на входе логического элементаИ-НЕ 4 сохраняется, и независимо отсостояния транзистора 8 состояние навыходе схемы остается неизменным (логический О),При поступлении на вход помехисколь угодно большой длительности, но самплитудой, превышающей на некоторуювеличину уровень логической единицы, от.крываются второй стабилитрон 9 и транзистор 8. В результате этого канал перекрывается . возникновением на второмвходе логического элемента И-НЕ логического О", и состояние выхода устройства остается неизменным в течение всего времени действия помехи.Таким образом, устройство защиты отимпульсных помех позволяет повыситьстепень стабилизации временных характе-ристик схемы, расширить ее функциональные воэможности, что приводит к повышению надежности всей системы автоматического управления технологическими процессами. формула изобретения Устройство защиты от импульсныхцоьйх, содержащее логический элементИ-НЕ, инвертор, времязадающую цепь,состоящую иэ последовательно соединенных конденсатора и двух резисторов, последний из которых подключен к общей шине, о т л и ч а ю щ е е с я тем, что, с целью повышения эффективности защиты, в него введены цепь защиты верхнего предельного значения логической единицы, цепь защиты нижнего предельного значения логической единицы и дополнительный резистор, причем цепь защиты щ нижнего предельного значения логическойединицы состоит из последовательно соединенных входного резистора, первого стабилитрона и резистора нагрузки, причем анод стабилитрона соединен с первым входом логического элемента И-НЕ и через дополнительный резистор - с вы ходом инвертора, вход которого подклкь- .чен к выходу логического элемента И-НЕ, цепь защиты верхнего предельного.значения логической, единицы содержит второй стабилитрон и транзистор, коллектор которого подключен к второму ,входу логического элемента И-НЕ, эмиттер .- к общей шине, а баев - к общему выводу резисторов времязадающей цепи и аноду второго стабилитроиа, катод которогс соединен с катодом первого стабюитроиа. Источники информации,принятые во внимание при экспертизе 1. Патент ФРГ Ж 2415864,кл, Н 03 К 5/183, опублик. 1978,2.,Патент Японии Ъ 51-36583,кл. Н ОЭ К 8/183, опублик. 1976