Устройство синхронизации

50 Формула изобретения ления, выход которого через последовательно соединенные решающий блоки второй коммутатор подключен ктретьим входам входных ключей всехканалов, причем выход управляемогогенератора подключен к другому входуанализатора и входу генератора меток,выходы которого подключены соответственно к другим входам селекторов ивходу блока управления, выходы которого подключены соответственно к третьим входам селекторов, другим входамсчетчиков, вычислительного блока ипервого и второго коммутаторов, а через формирователь импульсов опросак другому входу решающего блока.На чертеже приведена структурная.электрическая схема предложенногоустройства,Устройство синхронизации содержити каналов, каждый и 6 которых состоит из входного ключа 1, управляющегоэлемента 2, первого делителя 3 частоты, фазового дискриминатора 4 иусилителя 5, второй делитель б частоты, сумматор 7, фильтр 8 нижних частот, управляемый генератор 9, первыйкоммутатор 10, генератор 11 меток,второй коммутатор 12, анализатор 13,блок 14 управления, дна селектора15, дна счетчика 16, формирователь17 импульсов опроса, блок 18 вычисления и.решающий блок 19.Устройство. синхронизации работаетследующим образом.Работа предложенного устройстваоснована на идентификации нестабильности входного синхросигнала с априори известной нестабильностью частотыуправляемого генератора 9.Входной синхросигнал тактовой частоты, который выделяется н узле изпоступающих импульсных потоков другихузлов интегральной сети связи, поступает на вход входных ключей 1 и напервый коммутатор 10, с выхода которого подается. на вход анализатора13, на другой вход которого подается синхросигнал управляемого генератора 9. На выходе анализатора 13 получаем информацию о нестабильностичастоты входного синхросигнала н виде импульсной последовательности,которая через селекторы 15 подаетсяна вход счетчиков 16. Работа селекторон 13 управляется генератором 11,который задает время измерения, Селекторы 15 работают последовательно,сначала включается один на определенное время, задаваемое генератором11, а затем второй на тот же интервал времени. После того как сработалиоба Селектора 15, они закрываются нанекоторое время, которое задаетсяблоком 14, а он в свою очередь работает в зависимости от генератора 11.. С. выхода селекторов 15 импульсныесигналы, несущие информацию с нестабильности частоты входного синхро 5 О 15 20 25 ЗО 35 40 45 сигнала, поступают в счетчики 16, которые управляются блоком 14, выдающим счетчикам 16 управляющие сигналы установки начального состояния после каждого цикла работы . С выходов счетчиков 16 сигнал в виде числового кода поступает н блок 18, который на выходе выдает информацию о нестабильности входного синхросигнала в виде числового кода. Она поступает в решающий блок 19, который по поступившей информации и при наличии импульсов опроса с выхода формиронателя 17 принимает соответствующее решение. Если измеренная нестабильность входного синхросигнала за стандартный про межуток времени находится в априори допустимых пределах, то решающий блок 19 не выдает никакой. команды управления, в противном случае на выходе решающего блока 19 появляется управляющая команда, которая через соответствующий выход второго коммутатора 12 поступает на входной ключ 1 соответствующего канала синхронизации и отключает этот синхросигнал от входа, Работа первого коммутатора 10 и второго коммутатора 12 управляется блоком 14, который каждый раэ после окончания цикла работы переключает первый и второй коммутаторы 10 и 12 на другой канал. Таким образом повышается надежность синхронизации при исключении входных синхросигналов большой нестабильности.Если команда об отключении входного синхросигнала не поступает на входной ключ 1 от решающего блока 19, то этот синхросигнал поступает на первый делитель 3, в который через управляющий элемент 2 подаются команды начальной установки Х, У, 2,Управляющий элемент 2 также отключает входной канал через входной ключ 1 в аварийных ситуациях. С выхода первого делителя 3 сигнал поступает на один вход фазового дискриминатора 4, на.второй вход которого подается сигнал управляемого генератора 9 а выхода второго делителя 6, Фазоразностный сигнал поступает на вход усилителей 5 и на сумматор 7, где суммируется с аналогичными сигналами других каналов синхронизации, потом через фильтр 8 управляет частотой управляемого генератора 9. Устройство синхронизации, содержащее и каналов, каждый из которых состоит иэ последовательно соединенных входного ключа, первого делителя частоты, фазового дискриминатора и усилителя, а также управляющий элемент, объединенный по входу с входным ключом, при этом выходы управляющего773946 Составитель А-, СагадиевРедактор А. Мотыль Техред А, Щепанская Коррек Шекма Заказ 7534/81 ВНИИПИ Госуд по делам и 113035, Москва, ж 729 Подписиного комитета СССРний и открытийаушская наб., д. 4/5 Ти ств бре 35,илиал ППП "Патентф, г. Ужгород, ул. Проектная, 4 элемента подключены к другим входамвходного ключа и первого делителячастоты, причем выходы всех каналовподключены к входам сумматора, выходкоторого через последовательно соединенные фильтр нижних частот, управляемый генератор и второй делитель частоты подключен к другим входам фазовых дискриминаторов и управляющихэлементов всех каналов, о т л и ч аю.щ е е с я тем, что, с целью повышения точности синхронизации, введеныдва коммутатора, анализатор, дваселектора, два счетчика, блок вычисления, решающий блок, блок управления,генератор меток и формирователь импульсов опроса, причем входы входных ключей соединены с входами первого коммутатора, выход которого через анализатор подключен,к первымВходам селекторов, выходы которых через соответствующие счетчики подклю- щ чены к входам блока вычисления, выход которого через последовательно соединенные решающий блок и второй коммутатор подключен к третьим входам входных ключей всех каналов, причем выход управляемого генератора подключен к другому входу анализатора и входу генератора меток, выходы которого подключены соответственно к другим входам селекторов и входу блока управления, выходы которого подклю. чены соответственно к третьим входам селекторов, другим входам счетчиков, вычислительного блока и первого и второго коммутаторов, а через формирователь импульсов опроса к другому входу решающего блока.Источники информации принятые во внимание при экспертизе1. Патент ФРГ Р 1591593, кл. Н 04 4 3/Об, 1977 прототип).