Устройство для управления прерыванием программ

(ОП;И ЗОБРЕТЕ НИЯ Со 1 оз СоветскикСоцивлистнческикРеСпублик 1726531 ФК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет -Опубликовано 05.04.80 Бюллетень %13 по делам изобретений н открытийДата опубликования описания 10.04.80 А. В. Шева,ев(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕРЫВАНИЕМ ПРОГРАММ1Изобретение относится к области вы-числительной техники и может найти применение в вычислительных системах,работающих в реальном масштабе времени.Известны устройства Ц для управле 5ния прерываниями, содержащие схемуприоритета, выполненную на элементахкоммутации, схему сброса, триггеры длязапоминания запросов, триггеры блокировки, которые при новом поступлении только что обслуженного запроса запрещают.его прием нв обработку до завершенияобслуживания запросов, ранее принятыхв устройство,15Недостатками данных устройств явлйется большая вероятность несвоевременного обслуживания запросов из-за отсутствия возможности снятия блокировкипри наличии менее приоритетных запросов Э 5для повторной обработки более приоритетных запросов.Кроме того, возможна потеря повторных запросов, так как они временно не 2фиксируются за период действия блокировки.Наиболее близким по технической сущности к изобретению является устройство(.2 для управления прерыванием программ, содержащее ь -разрядные регистры прерываннй и блокировки запросов, узел выбора приоритета и элемент ИЛИ. Прямой выход 1 -го триггера регистра прерываний подключен к 1 -му входу узла выбора приоритета 1 -й выход которого является 1 -ым выходом устройства 1 -й вход гашения которого подключен к единичному входу 1 -го триггера блокировки и нулевому входу 1 -го триггерарегистра прерываний. Недостатком этого устройства являет ся то, что при работе в реальном времени запросы, поступающие на обработку в систему, могут остаться не обслужен- ными и теряться,Цель изобретения состоит в сокращении чисав необслуженных запросов.Поставленная цель достигается тем,что в предложенное, устройство введенырегистр очереди запросов, регистр деблокировки запроса, элемент И и элементзадержки. Прямой и инверсный выходы1"-го триггера регистра блокировки запросов подключены соответственно к первым единичным вхоцам-ых триггероврегистра очереди запросов, второй еди-ничный вход которого соединен с 1 -ым 10входом запроса устройства и регистрапрерьваний, соединенного вторым единич" ный-входом с выходом 1 -го элементаИЛИ, первый вход которого подключенк первому единичному входу 1 -го триггера регистра деблокировки запроса и-му входу запроса устройства. Второй вход-го элемента ИЛИ соединенсо вторым единичным входом-го триггера регистра деблокировки запроса и 0прямым выходом-го триггера регистра очереди запросов, первый и вторые "-"нулевые входы которого, соединенныесоответственно с первым и вторым нулевыми входами 1 -го триггера регистра деблокировки запроса, подключены -соответственно через элемент задержкик выходу элемента И и 1 -му выходуузла выбора приоритета. Первый и вто. рой нулевые входы 1 -го триггера регист- З 0ра блокировки запросов соединены соот ветственно с прямым выходом 1 -готриггера регистра деблокировки запросаи выходом элемента И, входы которогоподключены к инверсным, выходам триггеров регистра прерываний (= 1 М ),На чертеже показана структурная схема устройства.Оно содержит триггеры 1 регистрапрерываний, узел 2 выбора приоритета, 40триггеры 3 регистра блокировки запросов, триггер 4 регистра очереди запросов, триггер 5 регистра деблокировкизапроса, элементы ИЛИ 6 и 7, элементИ 8, элемент 9 задержки, входы 10 и 4511 запросов входы 12 и 13 гашенияи выходы 14 и 15.Устройство работает следующим образом.Запросы на прерывание по входам 12 Яи 13 от источников прерывания поступаютчерез элементы ИЛИ 6 и 7 на триггеры1," куда эаписьваютсяпри наличии положительного уровня напряжения на соот-,ветствующем инверсном выходе триггера 553. Запросы прерывания е прямых выходовтриггера 1 поступают на узел 2 выбораприоритета, который выбирает иэ множества присутствуюших на его входах запрос снаивысшим приоритетомПосле обслуживания запроса вычислительная система по входам 12 и 13устанавливает в нулевое состояние соответствующий разряд триггера 1 и одновременно в единичное состояние соответствующий разряд триггера 3, Такимобразом, на инверсном выходе соответствующего триггера 3 появляется низкийуровень напряжения, блокирующий записьзапросов на одноименный триггер 1, апоявившййся высокий уровень напряженияна прямом выходе этого триггера 3 снимает блокировку с триггера 4 одноименного разряда. В результате с приходомзапроса, обработка которого была проведена, он записывается в триггер 4 регистра очереди запросов.Высокий уровень напряжения с выхода триггера 4 подготавливает записьданного запроса на триггер 5 одноименного разряда, на который он будет записан при повторном требовании прерывания от вычислительной системы по данному запросу. При появлении такого требования триггер 5 устанавливается в единичное состояние. При этом переднимфронтом положительного уровня с выхода,триггера 5 устанавливается в нулевоесостояние триггер 3 одноименного разряда регистра блокировки запросов и, снимается блокировка с триггера 1, кудапереписан запрос прерывания с триггера 4В результате этих действий запроспрерывания обработан в соответствии сосвоим приоритетом до окончания обработки менее приоритетных запросов, присутствующих на триггерах 1 регистра прерываний, При появлении этого запроса прерьвания на выходе уапа 2 выбора приоритета передним положительным фронтомустанавливаются в нулевое состояние триггеры 4 и 5. Если повторных требованийпрерывания нет до окончания обработкивсех запросов, присутствующих на триггерах 1, то передним фронтом с выходаэлемента И 8 сбрасывается все триггеры3 регистра блокировки, которые разрешаютзапись в триггере 1 содержимого триггеров 4 регистра очереди. Затем черезэлемент задержки триггеры 4 и 5 сбрасываются, а с выхода триггера 1 на узел 2поступает запрос на прерывание программы, ранее хранившийся в регистре очереди запросов,Таким образом, устройство осушествляет обработку поступающих запросов,задерживая их в регистре очереди, чтоисключает их потерю,Устройство для управления прерыванием программ, содержащее И -разрядные регистры прерываний и блокировки запросов, узел выбора приоритета и элемент ИЛИ, причем прямой выход 1 -го триггера регистра прерываний подключен к-му входу узла выбора приоритета,-й выход которого является 1 -ым выходом устройства, 1 -й вход гашения которого подключен к единичному входу 1 -го триггера регист ра блокировки и нулевому входу 1 -го триггера регистра прерываний, о т л ич а ю щ е е с я тем, что, с целью уменьшения числа нэобслуженных запросов, в устройство введены регистр очереди запросов, регистр деблокировки запроса, элемент И и элемент задержки, причем прямой и инверсный выходы 1-го триггера регистра блокировки запросов подключены соответственно к первым единичным входам-ых триггеров регистра очереди запросов, второй единичный вход которого соединен с-ым выходом запроса устройства и регистра прерываний, соединенного вторым едиИсточники информации,принятые во внимание при экспертизе1. Патент ФРГ М 2337159,кл. 4 06 Р 9/18, опубл. 1976.2. Авторское свидетельство СССРпо заявке % 2437574/18-24,кл. С 06 Р 9/18, 03.01,77 (прототип),5 726831 6пичным входом с выходом 1 -го элемента ИЛИ, первый вход которого подключен к первому единичному входу 1 -го триггера регистра деблокировки запроса и Ф о р м у л а и з о б р е т е. н и я1 -му входу запроса устройства, второй,вход ) -го элемента ИЛИ соединен со вторым единичным входом-го триггера регистра деблокировки запроса и прямым выходом 1 -го триггера регистрао очереди запросов, первый и вторые нулевые входы которого, соединенные соответственно с первым и вторым нулевыми входами 1 -го триггера регистра деблокировки запроса, подключены соответственно через элемент задержки к выходу элемента И и-му выходу узла выбора приоритета, первый и второй нулевые входы-го триггера регистра блокировки запро:ов соединены соответствен-но с прямым выходом 1 -го триггера регистра деблокировки запроса и выходом элемента И, входы которого подключены к инверсным выходам триггеров регистра прерываний.