Устройство для контроля памяти

.17(088,8) Опубликовано 05,02.80, Бюллетень % 5 Дата онубликоваиия описания 10 02,8 В. П. Андреев, А, Н. Пресняков, А. Н. Ива В, Ф. Семенов, А, В. Мысов и Ю. А. Каре 2) Авторы изобретен Особое конструкторскРязанском рад бюро нислительной т кого институт 71) Заявит и 54 УСТРОЙСТВО 1 ТРОЛЯ ПАМЯТИ 3Изобретение относится кикающих устройств.Известно устройство дляяти, содержащее блок фоанд, формирователи упраблок сравнения .11.Недостатком этого устроя малое быстродействие. области за троляирования щих тоам м в ков ства я т т тО ро ва формиро- котоо накоИзвестно также наиболее близкое к данному изобретению устройство для коля памяти, содержащее блок формирония команд и эталонов и блок сравнения, входы и выходы которых подключены к выходам и входам устройства 2Частота работы этого устройства ме ше предельно возможной частоты работы блока памяти. Б нем формирование следующего обращения происходит лишь после анализа считываемой из, контроли руемого блока памяти информации, В свя зи с этим невозможно проверить ряд полупроводниковых блоков памяти, дону кающих режим работы с перекрывающимисяво времени обращениями. Это сужаетобласть применения устройства.Целью настоящего изобретения является расширение области применения устройства за счет обеспечения возможности контроля блоков памяти, допускающихпараллельную обработку обращений,Поставленная цель достигается тем,что устройство содержит буферный накоитель эталонов, входы которого подклкгчены к выходу блока формирования команди эталонов и одному из входов устройства, а выходы соединены с одними из.входов блока сравнения,На фиг; 1 изображена блок-схемаустройства; на фиг. 2 представлен одиниз возможных вариантов буферного накопителя эталонов; на фиг. 3 показана временная диаграмма работы буферного накопителя эталонов.Устройство содержит блок 1вания команд и эталонов, выход 2рого подключен к входам буферногХ Таким образом, за счет обеспечениявозможности контроля блоков памяти, допускающих паралло 1 ьную обработку об ращений, существенно расширяется область применения устройства.3 71450пителя 3, и блок 4 сравнения. Один извходов накопителя 3 подключен квходуустройства, К входам и выходам устройства подключается контролируемый блок5 памяти."Буферный накопитель 3 эталонов содержит генератор 6, триггеры занятос ти 7 регистров 8, двухвходовой элементИ 9, трехвходовые элементы И 10,двухвходовой элемент 11. Шина 19 записи эталона и кодовые шины 13 эталона соединяют буферный накопитель 3эталонов с блоком 1, шина 14 сопровож дения соединяет блок 3 с контролируемь 1 м блоком 5, а в блок 4 сравненияинформация, считанная на блок 5, поступает по кодовым шинам 15.На фиг. 3 изображены сигналы И, йИ 1 на прямом 16 и инверсном 17 выходах генератора 6, сигналы И- И на эвыходах 18-20 первом, второго и третьего регистров 8 и сигнал И состоянияшины 14 сопровождения, соответствующий появлению информации, считанной из,блока 5 памяти ответ по первому обра 25шению - обр. 1, ответ по второму обращению - обр. 2 и т,д).Устройство работает сдеду 1 ошим образом,зоБлок 1 формирует команды, поступаю"шие в блок 5, и при командах считыванияформирует эталоны, которые поступаютна входы накопителя 3, Задержка в формйровании команд и эталонов происходит зЗлишь на время, когда контролируемый(на фиг. 2 показано только трирегистра 8)с каждым тактом генератора 6 про" исходит продвижение эталонов на очередной незанятый регистр 8, то "есть создается" некоторая очередь эталонов.г -В первый регистр 8 эталон записывается по фронту импульса с инверсноговыхода 17 генератора 6 при надичииуправляющего сигнала на шине 12 зепи си эталона, Во время действия импульса с прямого выхода 16 генератора 6 зоанализируется наличие эталона в данномрегистре 8, состояние"следующего регистра и если в данном регнстре естьинформация (триггер 7 в единичном"состоянии),а следующий регистр свобо- ыден (триггер 7 этого регистра в нулевом состоянии), то по спаду импульсайроисходит"перемещение эталона из дан 4ного регистра 8 в следующий, обнуляется триггер 7 данного регистра, и переводится в "единичное состояние триггер 7 следующего,Из последнего регистра информациявыдается в блок 4 сравнения при наличии считанной из блока 5 информации.Триггер 7 последнего регистра обнуляется после выдачи эталона в блок 4сравненияТа 1 им образом каждому ответу контролируемого блока 5 соответствуетэталон, поступающий из накопителя 3.Нормальная работа устройства возможна только после соответствующих начальных установок, в частности; перед началомконтроля все триггеры 7 должны быть обнулены, влепи начальных установок не показаны. Блок 4 сравнения сравниваетпоступившую из блока 5 информацию иэталоны и выдает результаты на выходэтого блока, Если необходима длительнач выдача информации о сбое, например прн ручном способе регистрации, тоблок 4 сравнения может содержать триггер занятости и выдавать информациюо своем состоянии и блок 5. Количество регистров 8 в накопителе 3 должносоответствовать максимально возможному количеству обращений за считыванием информации, параллельная обрабочка которых возможна в контролируемомблоке 5,фФормула изобретения Устройство для контроля памяти, содержащее блок формирования команд и эталонов и блок сравнения, входы и выходыы которых подключены к выходам и вхо. дам устройства, о т л и ч а ю ш е е с ятем, что, с целью расширения Областиприменения устройства за счет обеспечения возможности контро)1 я блоков памяти, допускающих параллельную обработку обращений, оно содержит буферныйнакопитель эталонов, входы которогоподключены к выходу блока формированиякоманд и эталонов и одному из входов5 714 о 04 устройства, а выходы соединены с одними из входов блока сравнения, ;Фиг. Фщ1 ИИПИ Заказ 9301/52 Т 1 6 2 Подписноеч илиад ППП "Патентф, г. Ужгород, ул. Проектца Источники информации,принятые во внимание при экспертизе У6 1. Авторское свидетельство СССР 494770, кл, бг 11 С 29/00, 1974,2. Авторское свидетельство СССР504249, кл,О 11 С 29/00, 1974