Аналого-цифровой преобразователь с коррекцией динамических погрешностей

О П И С А Н И Е 705670ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(22) Заявлено 25,04,77 (21) 2478750/18 21с присоединением заявки РЙ(51)М. Кл. Н 0 З К 1 З/17 3 Ъоударотееннмй комитет СССР но делам изобретений н открытийДата опубликования описания 25.12.79 А. И, Ворожейкин, Е, А, Ломтев, Ю, В. Полубабкин, Ю;"Пг Прозоров: - ,и В, М. Шляндинс, ;(72) Авторы изобретения 1) Заявитель енский политехническии ин 4) АНАЛОГО - ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С КОРРЕКЦИЕЙ ДИНАМИЧЕСКИХ ПОГРЕШНОСТЕЙ ительной и вы.быть использо- оизменяющихся ой код.преобразователь, ойство, блок кода в напряжеы И, тактовыйтовых импульИзобрете числительной вано дпя пр во времени Известен содержащий суммировани ние, регистр генератор и сов 1, ние касается изме техники и может еобразования быст сигналов в цифров аналого. цифровой сравнивающее устр я, преобразователь триггеров, элемент распределитель так Однако в известном устройстве время суммирования компенсациошгого напряжения и напряжения управляемого делителя входит в такт уравйовешивация, в результате чего увеличивается время преобразования.Наиболее близким по технической сущности к предлагаемому устройству является преобра. зователь, содержащий генератор тактовых импульсов, управляющий распределителем. импуль. сов, выход последнего присоединен к входам основного и дополнительного преобразователей кода в напряжение и входу управляемого делителя напряжения, основного и двух допол нительных сравнивающих устройств с блокамисуммирования на одном иэ входов, двух эле.ментов И и цифрового сумматора причемвходы блоков суммированияосновного сравнивающего устройства присоединены к ацалоговым выходам основного и дополнительногопреобразователей кода в напряжение, цифровыевыходы которых соединены с входом цифрового сумматора, а выход основного сравнивающего устройства присоединен к входам основ. Олого преобразователя кода в напряжение и кпервым входам элементов И, вторые входыкоторых присоединены к выходам дополнительных сравнивающих устройств, а . ыходы элементов И присоединены ко входу дополнительного преобразователя кода в напряжение,выход управляемого делителя напряженияприсоединен к первым входам блоков сумми-ровання дополнительных сравнивающих устройстввторые входы которых соединены с выходом 20блока суммирования основного сравнивающего устройства, а вторые входы дополцитсльцыхсравнивающих устройств присоедицсцы к входной клемме преобразователя (21.70567 3Даццьцл преобразователь обладает относи.тельно низким быстродействием иэ-за значи.тельного влияшля на время такта црсобразова.цця времеш операции сучмироваццл комцсц.сациоцного нэпряже 1 пм с напряжением управ.ляемого делителя.Цель изобретения - цовьцпецие быстродей, ствия преобразователя,Для этого в аналого-цифровом преобразб.вателе с коррекцией динамических погрешнос- Отей; содержащем генератор тактовых импульсов, выход которого соединен с входом распределителя импульсов, выходы которого соответственно соединены с первыми входами пер.вого ивторого преобразователей кода в напряжение и входами управляемого делителя напряжения, выход которого соединен с первымивходами первого и второго блоков суммирования, выходы которых соединены соответственно с первыми входами первого и второго блоков сравнения, выходьг которых подключенык первым входам первого и второго элемен.тов И,выходы которых соединены с соответствующими вторыми входами второго преобразователя кода в напряжение, а вторые входыпервого и второго элементов И соединены свторыми входами первого преобразователя кода в напряжение и выходом третьего блокасравнения, один вход которого подключен кшине второго сигнала, а второй вход соединенс выходом третьего блока суммирования,первый и второй входы которого соединенысоответственно с аналоговыми, вьжодами первого и второго преобразователей кода в напряжение, цифровые выходы которых подключенык соответствующим входам цифрового сумматора, выход которого соединен с шиной выходногО кода, вторые входы первого и второгоблоков суммирования соединены с шинойвходного сигнала, а выход третьего блока сум 40мирования соединен с вторыми входами первого и второго блоков сравнения.На чертеже приведена структурная элект.рическая схема предложенного устройства,Преобразователь содержит генератор 145. тактовых импульсов, управляющий распределителем 2 импульсов, который подсоединенк входам первого и второго преобразователей3 и 4 кода в напряжение, блоки сравнения5, 6 и 7 с блоками суммирования 8, 9 и 10 .50сОответственно на одном из входов, управляемый делитель напряжения 11, два элементаИ 12, 13 и цифровой сумматор 14, причемвходы блока суммирования 10 прйсоединены55соответственно к аналоговым выходам преобразователей 3, 4, цифровые выходы которыхсоединены с входом цифрового сумматора 14,а выход блока 7 сравнения присоединен к 0 4вторым входам преобразователя 3 и к вторым входам элементов И 12, 13, первые входы которых присоедицепь 1 соответственно к выходам блоков 6 5 сравнения а выходы злеоптов И 12, 13 присоединены ко входам прсобразо. вателя 4, выход управляемого делителя напря. жеция 8 присоединен к первым входам,блоков 8, 9 суммирования, вторые входы кото. рых соедлнены с шиной входного сигнала, а выход блока 10 суммирования подключен к вторым входам блоков 5, 6 сравнения,.Предлагаемьпт преобразователь осуществляет преобразование входных изменяющихся сигналов в двоичный код.Преобразуемый сигнал подается на входы блока 7 сравнения и двух блоков суммирования 8 и 9. По сигналу запуска с генератора 1 тактовых импульсов начинают поступать импульсы на распределитель 2 тактовых импульсов, с шин которого управляющие сигналы последовательно поступают на входы преобразователей 3 и 4 кода в напряжение и управляемого делителя нанряжепия 11, Происходит процесс аналого-цифрового поразрядного уравновешивания измеряемого напряжения компен.сирующим напряжением О к, равным сумме выходных напряжений О и О, и преобразователей 3 и 4 ркоторое образуется на вы.ходе блока 10 суммирования, При этом компенсирующее напряжение О поступает одновременно и на входы блоков сравнения 5 и 6, причем в блоке 6 сравнения происходит сравнение этого напряжения с суммой преобразуе.мого сигнала О, и напряжения О, вырабатываемого управляемым делителем напряжения 11 па каждом такте, равным весу данного разряда на данном такте уравновешивания (ОХ+ О), а в блоке 5 сравнения - сравнение этого напряжения с разностью ОХ и О (О - О ), Сумма и разность образуются соот ветствецно на блоках суммировалшя 9, 10. Если процесс уравновешивания идет правильно, то всегца выполняются условия;"и Х ОокООокВ случае, если эти условия нарушаются, то происходит коррекция О , т, е. преобразователь кода в напряжение 4 вырабатывает отрицательное напряжение ( - О) при срабатывании блока 6 сравнения и йоложительное напряжение (+О ) при срабатывании блока 5 сравнения, который срабатывает при О 1, - О)О, т. е. при нарушении второго условия.Таким образом, возможна коррекция погреш ности на каждом такте уравновешивания. Результитующий код формируется в цифровом сумматоре 14 в конце цикла преобразования.Такт уравновешивания преобразователя скла.7056 8054/63исное еит",ОЕКП дывается из времени установления компенсирующего напряжения в преобразователе кода в напряжение (Тп л), времени суммирования 2-х напряжений в блоке суммирования (Т ) и времени, отводимого на сравнение вхОдного напряжения с компенсирующим на. пряжением (Т )тдкт пкн 2 с РВ противопоставляемом устройстве время такта уравновешивания складывается из вре-, 10 мени установления компенсирующего напряже. ния в преобразователе кода в напряжение (Тп), времени суммирования 2.х напряжеййй в схеме суммирования основного сравнивающего устройства (Т, ), времени сумми рования 2-х напряжений 0 и О, в схеме-: суммирования дополнительных сравнивающих устройств (Т ) и времени, отводимого на сравнение входного напряженная с суммой (О,+О) (Т, ), о=Т +Т +Т +Ттдт Р пхн Е ВсРТаким образом, вследствие рйспараллелива. ния операций суммирования напряжений пред. лагаемое устройство обладает большим быстро. действием по сравнению с прототипом, 25Формула изобретений/Аналого. цифровой преобразователь с коррек. цией винамических погрешностей, содержащий .генератор тактовых импульсов, выход которого соединен с входом распределителя импуль сов, выходы которого соответственно соединены с первыми входами первого и второго преоб,разователей кода в напряжение и входами управляемого делителя напряжения, выход ко 9 70 6торого соединен с первыми входами первогои второго блоков суммирования, выходы которых соединены соответственно с первымивходами первого и второго блоков сравнения,выходы которых подключены к первым вхо.дам первого и второго элементов И, выходыкоторых соединены с соответствующими вто.рыми входами второго преобразователя кодав напряжение, а вторые входы первого и второго элементов И соединены.с вторыми входа.ми первого преобразователя кода в напряже.ние и выходом третьего блока сравнения,один вход которого подключен к шине вход.ного сигнала, а второй вход соединен с выходом третьего блока суммирования, первый ивторой входы которого соединены соответст.венно с аналоговыми выходами первого ивторого преобразователей кода в напряжение,цифровые выходы которых подключены к со.ответствующим входам цифрового сумматора,выход которого соединен с шиной выходногокода, о т л и ч а ю щ и й с я тем, что, сцелью повышения быстродействия вторые входы первого и второго блоков суммированиясоединены с шиной входного сигнала, а вы.ход третьего блока суммирования соединен свторыми входами первого и второго блоковсравнения.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР КО 324705,кл. Н 03 К 13/17, 25.11,72.2, Авторское свидетельство СССР Хф 439913,кл. Н 03 К 13/17, 21.03.75 (прототип).