Декада быстродействующего аналогоцифрового преобразователя

(51)М. Кл. с присоединением заявки М Н 03 К 13/17 Государственный комитет СССР по делам изобретений и открытийИзобретение относится к приборостроению и преднаэначено для использования в качестве преобразовательного каскада в быстродействующих аналого-цифровых преобразователях, измерительных приборах и системах автоматического управления и контроля.Известна декада быстродействующего аналого-цифрового преобразовате 10 ля, содержащая компараторы, источник опорного напряжения, резисторы началь-, ного уровня срабатывания компарато" ров, входные резисторы, ключи и блоки управления работой ключей для изменения уровней срабатывания компарато" рон 1. Однако это устройство имеет низкое быстродействие за счет задержек н схемах управления ключами ив самих ключах, а также сложную и деталеемкую схему, что снижает надежность работы устройства.Целью изобретения является повышение быстродействия и надежности устройства.Это достигается тем, что в декаду быстродействующего аналого-цифрового преобраэонателя, содержащую четыре компаратора, первый вхсд каждого иэ которых соединен через нхсдной резистор с шиной нходного сигнала и через резистор начального уров 1 ня срабатывания компаратара с источником опорного напряжения, а второйвход первого компаратора соединен собщей шиной, дополнительно введены,резисторы сдвига уровней срабатывания компараторов,при этом выходперного компаратора соединен с первой выходной шиной и через перный,второй и третий резисторы сдвигауровня срабатывания соединен соответственно со вторики входами второго, третьего и четвертого компараторов, выход второго компаратора соединен со второй выходной шиной и через четвертый и пятый резисторы сдвига уровня срабатывания соединен соответственно со вторыми входами третьего и четвертого компараторов, выходтретьего компаратора соединен с третьей выходной шиной и через шестойрезистор сдвига уроння срабатываниясо вторым входом четвертого компаратора; выход которого подключен к четвертой выходной шине, причем вторыевходы второго, третьего и четвертого компараторов соединены соответственно через седьмой, восьмой и деня693539 2-З О 0 О 1 1 О 1 1 О О п ринятые1. НегЛпа 1 оу/01 1 ЯО з Ф.гапй 1971, с. тый резисторы сдвига уровня срабатывания с общей шиной.На чертеже представлена структурная схема предложенного устройства. Декада быстродействующего аналого-цифров 6 го преобразователя содеркит компараторы 1-4 с фиксированным выходным уровнем, входные резисторы 5-8, резисторы 9-12 начального уровня срабатывания компараторов, реэис торы 13-21 сдвига уровней срабатыва- ния компараторов.Устройство действует следующим образом.При повьшенин величины входного напряжения выше уровня срабатывания Аналоговые уровни преобрзуемого напряжения. Быстродействие предложенного аналого-цифрового преобразователя не ограничено дополнительными цепями, 40 такими как блоки управления ключей и самими ключами (как в известном устройстве), Исключение блоков управления ключами и самих ключей из преобразователя кроме повышения бы" стродействия значительно упрощает устройство, повышая, таким образом, и надежность работы устройства.Формула изобретенияЪДекада быстродействующего;аналого-цифрового преобразователя, содержащая четыре кбмпаратора, первый вход каждого из которых соединен через входной резистор с шиной входного сигнала и через резистор началь ного уровня срабатывания компаратора с источнико 4 ОпорногО напряжения а второй вход первого компаратора соединен с общей шиной, о т л и ч а ющ а я с я тем, что., с целью повыше- ц) ния быстродействия и надежности устройства, в нее дополнительно введены резисторы сдвига уровней срабатывания компараторов, при этом выход первого компаратора соединенс перкомпаратора 4 последний срабатываети выдает сигнал 2 4, При повышениивеличины входного напряжения вышеуровня срабатывания компаратора 3последний срабатывает, вццает сигнал 2-З и тем самым фиксированнымвыходным сигналом компаратора 3 при,помощи резисторов 20. и 21 сдвигаетуровень срабатывания компаратора 4.Компараторы 2 и 1 (более старшиеразряды) срабатывают аналогйчнымобразом,В результате процесса преобразования выходной код преобразователя соответствует коду, приведенному в таблице. дной код преобразователя,вой выходной шиной и через первый,второй и третий резисторы сдвигауровня срабатывания соединен соотве"ственно со вторыи входами второго,третьего и четвертого компараторов,выход второго компаратора соединенсо второй выходной шиной и черезчетвертый и пятый резисторы сдвигауровня срабатывания соединен соответственно со вторыми входами третьего и четвертого комнараторов,выход третьего компаратора соединенс третьей выходной шиной и черезаестой резистор сдвига уровня срабатывания со вторым входом четвергого компаратора, выход которого подключен к четвертой эыходной шине,причем вторые входы второго, третьего и четвертого компараторов соединены соответственно через седьмой,восьмой и девятый резисторы сдвигауровня сра батывания с общей шиной.точники информации,о внимание при экспертизапп ЯсплЫ Е 1 ес 1 гопЖ1 Ыа 1 Сопчегз 1 опзЧапехпЬо 1 Й Соврапус Нею Тог15 (прототип) .693539 Составитель Л Техред С,Мигай ев рнцен рректо ки едактор аказ б Патентф, г. Ужгород, ул. Проект П Ф Тираж 10 бОИИПИ Государственнопо делам изобретен35, Москва, Ж, Р Подписноекомитета СССРиоткрытийская наб., д. 4