Способ управления углами погасания тиристоров инвертора и устройство для его осуществления

68365 ОПИСА Союз Советских Социалистических(33) ФР 31) Р 2724796.7 Опубликовано Дата опублико 53) УДК 621.314,52,08.79. Бюллетень М 32ния описания 30.08.79 лам изобретенийн открытий 72) Автор изобретен Иностранец Иоханн Подлевски(ФРГ) Иностранная фирма тиа - Патент - фервальтун(54) СПОСОБ УПРАВЛЕНИЯ УГЛАМИ ПОГАСАНИТИРИСТОРОВ ИНВЕРТОРА И УСТРОИСТВО ДЛЯ ЕОСУЩЕСТВЛЕНИЯ Изобретение относится к области элект отехники и может быть использовано дл правления тиристорами ведомых инверто Известен способ управления углами погасания тиристоров инвертора, состоящий в том, что двумя интеграторами отдельно для анодной и катодной групп тиристоров инвертора интегрирует вспомогательный сигнал постоянной величины на временных 10 интервалах между выключением каждого тиристора и появлением на них положительного анодного напряжения, по окончании процесса интегрирования одним интегратором переводят в начальное состояние 15 другой интегратор, выделяют с выходов интеграторов наибольший сигнал и с помощью его формируют уставку угла погасания 11.Известное устройство для осуществления 20 этого способа содержит для анодной и катодной групп тиристоров инвертора каналы, каждый из которых содержит три бистабильных триггера, первые входы которых соединены с датчиками обрыва тока, 25 а вторые входы соединены с датчиками положительного анодного напряжения, соответствующих тиристоров инвертора, интегратор, вход которого через элемент ИЛИ соединен с выходами триггеров, и второй элемент ИЛИ, входы которого связаны с датчиком положительного анодного напряжения тиристоров инвертора, а выход соединен с управляющим входом интегратора другого канала, а также блок выбора максимальной величины, входы которого подключены к выходам интеграторов обоих каналов.Недостатком известного способа управления являются большие колебания углов погасания при искажении напряжения в сети ц, следовательно, неудовлстворительцый его гармонический состав.Целью изобретения является улучшение гармонического состава выходного напряжения инвертора.Для этого в предлагаемом способе управления углами погасания тцристоров пнвертора подают наибольший сигнал с выходов/ интеграторов на группу по числу тиристоров элементов памяти, считывают последоватсльно с помощью элемента памяти записанные величины в моменты появления на соответствующих тцрцсторах положительного анодного напряжения и выделяют на них наименьшую величину.3Предлагаемое устройство для осуществления этого способа снабжено шестью элементами памяти с входами запоминания и стирания и блоком выбора минимальной величины, причем входы запоминания элементов памяти соединены с выходом блока выделения максимальной величины, входы считывания элементов памяти связаны с датчиками положительного анодного напряжения соответствующих тиристоров ннвсртора, а выходы элементов памяти подключены к блоку выбора минимальной величины.На чертеже представлена схема устройства, осуществляющего предлагаемый способ управления,Устройство включает в себя каналы 1 и 2, каждый из которых содержит бистабильные триггеры 3, элемент ИЛИ 4, второй элемент ИЛИ 5 и интегратор 6. Выходы интеграторов 6 каналов 1 и 2 через блок выделения максимальной величины 7 связаны с входами запоминания элементов памяти 8, выходы которых соединены с блоком выделения минимальной величины 9.Устройство работает следующим образом,Сигналы датчиков обрыва тока тиристоров инвертора поступают на входы а триггеров 3, а сигналы датчиков положительного анодного напряжения поступают на входы б триггеров 3. В результате через элемент ИЛИ 4 на вход интегратора 6 поступают сигналы постоянной величины в течение интервалов времени, ограниченных моментами обрыва тока соответствующего тиристора и появлением на нем положительного анодного напряжения, т, е. равных углам погасания соответствующих тиристоров.Блок выделения наибольшей величины 7 непрерывно сравнивает сигналы на выходах интеграторов 6 обоих каналов 1 и 2, выделяет из них максимальный и подает его на входы запоминания элементов памяти 8, Причем сигнал от датчика положительного анодного напряжения, который поступает на вход б триггера и прекращает процесс интегрирования одного из интеграторов, поступает также через второй элемент ИЛИ 5 на управляющий вход другого интегратора и переводит его в начальное состояние,Записанная в элементах памяти 8 информация последовательно стирается и вновь записывается от блока выделения 7 согласно сигналам датчиков положительного анодного напряжения тиристоров инвертора, а блок выделения минимальной величины 9 в каждый момент времени выделяет минимальную из записанных элементами памяти величин и согласно ей формирует уставку угла погасания тиристоров инвертора,Таким образом, устройство немедленно реагирует на уменьшение угла погасания 1 О 15 20 25 30 35 40 45 50 55 60 65 4тиристоров, а реакция устройства на увеличение угла погасания проявляется лишь через период переменного напряжения. Это улучшает его гармонический состав. Формула изобретения 1. Способ управления углами погасания тиристоров ннвертора, состоящий в том, что двумя интеграторами отдельно для анодной и катодной групп тиристоров инвертора интегрируют вспомогательный сигнал постоянной величины на временных интервалах между выключением каждого тиристора и появлением на них положительного анодного напряжения, по окончании процесса интегрирования одним интегратором приводят в начальное состояние другой интегратор, выделяют с выходов интеграторов наибольший сигнал и с помощью его формируют уставку угла погасания, о тл и ч аю щ и й с я тем, что, с целью улучшения гармонического состава выходного напряжения инвертора, подают наибольший сигнал с выходов интеграторов на группу по числу тиристоров элементов памяти, считывают последовательно с каждого элемента памяти записанные величины в моменты появления на соответствующих тиристорах положительного анодного напряжения и выделяют из них наименьшую величину.2. Устройство для осуществления способа по п. 1, содержащее для анодной и катодной групп тиристоров инвертора каналы, каждый из которых содержит три бистабильных триггера, первые входы которых соединены с датчиками обрыва тока, а вторые входы соединены с датчиками положительного анодного напряжения соответствующих тиристоров инвертора, интегратор, вход которого через элемент ИЛИ соединен с выходами триггеров и второй элемент ИЛИ, входы которого связаны с датчиком положительного анодного напряження тиристоров инвертора, а выход соединен с управляющим входом интегратора другого канала, а также блок выбора максимальной величины, входы которого подключены к выходам интеграторов обоих каналов, отличающееся тем, что оно снабжено шестью элементами памяти с входами запоминания и стирания и блоком выбора минимальной величины, причем входы запоминания элементов памяти соединены с выходом блока выделения максимальной величины, входы считывания элементов памяти связаны с датчиками положительного анодного напряжения соответствующих тиристоров инвертора, а выходы элементов памяти подключены к блоку выбора минимальной величины.Источники информации,принятые во внимание при экспертизе 1. Патент ФРГ Мо 1263623, кл, Н 02 Р 13/18, 1976,683651 Составитель Башкатов Редактор Н. Коляда Техред А. Камышникова Корректор Л. Корогод Типография, пр. Сапунова, 2 Заказ 2525/3 Изд.513 Тираж 877 Подписное НПО Поиск Государственного комитета СССР по делам изобретений и открытий 113035, Москва, К, Раушская иаб., д. 4/5