Матричный дешифратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 681558
Авторы: Босомыкин, Переверзев, Поляков, Яковенко
Текст
ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТСЛЬСТВУ Союз СоеетскниСоциалистическихРеспубликЬн/1.(23) Приоритет явки М Государственный комнте СССР по делам изобретений и открытийДата опубликования описания 2608.7( 5 4 ) ИАТРИЧЯЫ ИФОМОР ется повышеения алгоИзобретение относится к вычислительной технике и может быть использовано в выходных, оконечных или исполнительных устройствах релейногои электромагнитного типа.Известен матричный коммутатор, содержащий шины питания и управления,вертикальные и горизонтальные шины,соединенные в точках пересечения цепочкой из диода и резистора 1).Однако такое устройство не отличается быстродействием выполненияалгоритмов управления.Известен матричный дешифратор, содержащий вертикальные и горизонтальные шины полувыбора,подключенные кшинам питания через соответствующиепереключат ели, адресные электромагниты,обмотка каждого иэ которых подключена к соответствующим вертикальными горизонтальным шинам полувыбора че"рез разделительный диод 2,Однако и это устройство не можетобеспечить возможности одновременного управления произвольным количеством адресных электромагнитов, включаемых по произ.вольному закону, Этоне позволяет использовать высокоебыстродействие современных вычислительных и управляющих систем. Целью изобретения явля ние быстродействия выполи ритмов управления.для этого в матричный дешиЭратор содержащий вертикальные и горизонтальные шины полувыбора, подключенные к шинам питания через соответствующие переключатели, адресные электромагниты, обмотка каждого из которых подключена к соответствующим вертикальным и горизонтальным шинам полувыбора через разделительный диод, введены буФерный регистр, накопитель, распределитель и конденсаторы, причем каждый иэ последних подключен к обмотке соответствующего адресного электромагнита, выходы распределителя подключены к соответствующим входам накопителя и управляющим входам переключателей вертикальных шин, полувыбора, а выходы накопителя через буферный регистр соединены с управляющими входами соответствующих переключателей горизонтальных щин полувыбора.На чертеже представлена принципиальная электрическая схема предлагаемого устройства.Устройство содержит шину 1 входных тактовых импульсов распределите 681558ля 2, накопитель 3 для записи, хранения и считывания управляющей информации, буферный регистр 4, шину5 питания, переключатели б и 7 вертикальных и горизонтальных шин 8 и9 попувыбора, соответственно, зарядные резисторы 10, конденсаторы 11,разделительные диоды 12 и адресныеэлектромагниты 13. накопитель 3 имеет вход 14 для подачи или сменыуправляющей информации.Устройство работает следующим образом.При поступлении на шину 1 тактовых импульсов распределитель поочередно подключает шину 5 питания через переключатели б к вертикальнымуправляющим шинам 8, и при этом тотже распределитель соответствующимтактом считывает из накопителя 3 управляющее слово (хранится на времятакта распределителя в буферном регистре 4) дпя управления через переключатели 7 соответствующим столбцом адресных электромагнитон,Таким образом, н каждом такте возбуждается одна из вертикальных шин8 полувыбора и те горизонтальные шины 9 полувыбора, на пересечении ко"торых с упомянутой вертикальной ши"ной находятся адресные электромагниты 13 которые в соответствии с ин" 30Формацией, заложенной в управляющемслове, должны возбуждаться. Во времятакта конденсаторы 11 адресных электромагнитов 13, находящихся на Пересечении вертикальной шины полуныбо 35ра, возбуждаемой н рассматриваемомтакте,и тех возбужденных горизонтальных шин полуныбора, информация овозбуждении которых заложена в управляющем слове с адресом данного такта, заряжаются через небольшое сопротивление резисторов 10. Далее распределитель 2 возбуждает следующуювертикальную шину полувыбора и считывает с накопителя соответствующеетакту управляющее слово, возбуждая 45определенные горизонтальные шины.Так распределитель за время цикла Твозбуждает по очереди и вертикальных шин полувыбора, заряжая приэтом емкости тех адресных электромагнит ов, ин фор маци я о воз буждениикоторых заложена в соответствующихкаждому такту управляющих словах, Вдальнейшем циклы нсе время повторяются, т,е, емкости адресных электромагнитов, которые должны включаться,подзаряжаются один раз в каждом цн ле за время - , В паузе за времяТТ- - =Т 1- -) накопленный на емии)кости заряд поддерживает н сработан ном состоянии соответствующий. адресный электромагнит. При этом постоянная цепи заряда должна быть не менее, чем в п раз меньше постоянной цепи разряда, чтобы узел иэ резистора 10, конденсатора 11 и адресного электромагнита 13 обеспечивал интегрирование управляющих импульсов (накопление заряда на емкости) и работоспособность устройства. Разделительные диоды 12 служат для предотвращения разряда конденсаторов 11 через ниэкоомные зарядные резисторы 10,Таким образом, предлагаемое устройствоо обеспечив ает дост ат очи о высокое быстродействие при одновременном управлении по произвольному закону произвольным количеством адресных электромагнитов.Формула изобретенияМатричный дешифратор, содержащий вертикальные и горизонтальные шины. полувыбора, подключенные к шинам питания через соот нет ст вующи е переключатели, адресные электромагниты, обмотка каждого из которых подключена к соответствующим вертикальным и горизонтальным шинам полуныбора через разделительный диод, о т л ич а ю щ и й с я тем, что, с целью повышения быстродействия выполнения алгоритмов управления, введены буФерный регистр, накопитель, распределитель и конденсаторы, причем каждый из последних подключен к обмотке соответствующего адресного электромагнита, выходы распределителя подключены к соответстнующим входам накопителя и управляющим нходам переключателей вертикальных шин полу- выбора, а выходы накопителя через бу" Ферный регистр соединены с управляющими входами соотнетствующих переключателей горизонтальных шин полувыбора.Источники информации, принятые вовнимание при экспертизе1, Авторское свидетельство СССР Р 530459, кл, Н 03 К 17/74, 28,02,742. Авторское свидетельство СССР Р 447834, кл, Н 03 К 13/243, 1972,681558 оставитель Л, Багянех елв, Рлрерова Короекто Релакт р Ливринц ткк 15 лиал П 11 ППатент, г, Ужгород, ул, Проектная,Заказ 5104/51 Тираж ЦНИИПИ Государст по делам изоб 113035 Мооквах
СмотретьЗаявка
2555719, 16.12.1977
ПРЕДПРИЯТИЕ ПЯ А-7460
БОСОМЫКИН ВАЛЕРИЙ НИКОЛАЕВИЧ, ПЕРЕВЕРЗЕВ ГЕННАДИЙ ПАВЛОВИЧ, ПОЛЯКОВ ВАЛЕРИЙ АЛЕКСАНДРОВИЧ, ЯКОВЕНКО АНАТОЛИЙ АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: H03K 13/243
Метки: дешифратор, матричный
Опубликовано: 25.08.1979
Код ссылки
<a href="https://patents.su/3-681558-matrichnyjj-deshifrator.html" target="_blank" rel="follow" title="База патентов СССР">Матричный дешифратор</a>
Предыдущий патент: Дешифратор
Следующий патент: Электронный коммутатор
Случайный патент: Устройство для измерения натяжения нити