Двоичный счетчик

при ением за асударставнный кама СССР а делам нзабратеннй н аткрютнйДата опубликования описания 28.03,7(72) Авторы изобретен В. А, Гоехнев и В. А. Шлыко 1) Заявит 4) ДВОИЧНЫЙ СЧЕтЧ Изооревь;числитепользованных интерлсления к автоматике и жет быть исрения временройствах опреснис ьной в уст алов, орли огноснтся к 1 ехпике и мо ройствах изме а также в уст В основном авт. св. Ло 418982 описано устройство, содержагцее четыре разряда, каждый из которых солержит триггер памяти, коммутационный триггер и элемент И - НЕ, причем слиничный выход триггера памяти соединен с единичным входом коммутационного триггера, единичный выход которого соединен с входом элемента И - НЕ, а нулевой выход соединен с единичным входом триггера памяти данного разряда, с нулевыми входами коммутационных триг- т геров и триггеров памяти всех предыдуших разрядов и с входом элемента И - НЕ предыдущего разряда, выходы элементов И - НЕ первого и второго разрядов соединены с обоими входами коммутационных триггеров соответственно второго и третьего разрядов, выход элемента И - НЕ третьего разряда соединен с нулевым входом коммутационного триггера четвертого разряда, выхол элемента И- - НЕ четвертого разряда соединен с вхолом дополнительного элемента И - НЕ, выход которого соединен с входом элемента И - НЕ четвертого разряда и с нулевыми входами всех триггеров памяти и коммутационных триггеров делителя 11. Однако известное устройство недостаточно надежно.Цель изобретения -- повышение надежности устройства в работе.Это достигается тем, что в двоичном счетчике, содержашем четыре разряла, каждый из которых содержит триггер памяти, коммутационный триггер и элемент И - НЕ, выход элемента И - НЕ второго разряда подключен к единичному входу коммутационного триггера четвертого разряда.На чертеже изображена структурная электрическая схема двоичного счетчика.Двоичный счетчик содержит шину 1 тактируемого сигнала, элементы И - НЕ 2 - 5 соответственно первого-четвертого разрядов, дополнительный элемент И - НЕ 6, элементы И - НЕ 7 - 14, попарно образующие коммутационные триггеры соответственного первого-четвертого разрядов, элементы И - НЕ 15 - 22, попарно образуюшие триггеры памяти соответственно первого-четвертого разрядов.Устройство работает следующим образом. В исходном состоянии все триггеры памяти находятся в нулевом состоянии, а тактирующий сигнал, поступающий на шину 1, отсутствует равен логическому нулю). В этом случае на выходах элементов И - НЕ 2, 3, 4, 5, 15, 17, 19, 21 - логический нуль, на выходах остальных элементов И - НЕ - логическая единица, поэтому с приходом первого тактирующего импульса срабатывает только элемент И - НЕ 8, устанавливая триггер памяти первого разряда в единицу. По окончании действия тактирующего импульса на выходе элемента И - НЕ 2 появляется логическая единица. С приходом следующего тактирующего сигнала срабатывает элемент И - НЕ 10, устанавливая триггер памяти второго разряда в единицу, а триггер памяти первого разряда в нуль.Чтобы не сработал элемент И - НЕ 8 в момент действия тактирующего сигнала, после того, как триггер памяти первого разряда установится в нуль, а также для обеспечения устойчивой работы элемента И - НЕ 1 Овыход этого элемента соединен с входами элементов И - НЕ 2, 8, 9. С приходом третьего тактирующего импульса срабатывает только элемент И - НЕ 8, так как на выходах элементов И - НЕ 2 - 5 - логические нули, По окончании действия тактирующего импульса на выходе элемента И - НЕ 2 появляется логическая единица, а так как и триггер памяти второго разряда находится в единичном состоянии, то на выходе элемента И - НЕ 3 также появляется логическая единица. Очевидно, что элементы И - НЕ 4, 11, 3, 9, 2, 7 работают как полу- сумматор, складывая единицы переноса на разряд с состоянием триггера памяти разряда, причем сигнал на выходах элементов И - НЕ 2 - 5 может измениться лишь по окончании действия тактического импульса. Таким образом, с приходом четвертоготактического импульса срабатывает элемент И - НЕ 12, устанавливая триггер памяти третьего разряда в единичное состояние, а триггеры памяти младших разрядов - в нуль.Наличие связи с выхода элемента И - НЕ 12 на входы элементов И - НЕ 3, 8, 1 О, 11 опять препятствует неправильной работе счетчика. Аналогично элемент И - НЕ 14 срабатывает лишь тогда, когда триггер памяти четвертого разряда находится на нуле и на выходе элемента И - НЕ 4 логическая единица (это значит, что триггеры памяти предыдущих младших разрядов находятся в единице), Равный логическому нулю сигнал, появившийся на выходе элемента И - НЕ4, устанавливает триггер памяти четвертого разряда в единицу, а триггеры памяти младших разрядов - в нуль. Далее счет продолжается аналогично до тех пор, пока после прихода одиннадцатого тактирую.20 щего импульса в делителе не установитсякод 1011. При этом на выходе элемента И - НЕ 3 появляется логическая единица, следовательно на выходе элемента И - НЕ 13 появляется логический нуль, а на выходе 25элемента Ив НЕ 5 - логическая единица.Поэтому с приходом двенадцатого тактирующего импульса срабатывает дополнительный элемент И - НЕ 6, устанавливая счетчик импульсов в исходное состояние.ЗОФормула изобретекияДвоичный счетчик по авт, св, Мо 418982,отличающийся тем, что; с целью повышения надежности устройства в работе, выход элемента И - НЕ второго разряда подключен к единичному входу коммутационного триггера четвертого разряда.Источники информации, принятые во внимание при экспертизе40 1, Авторское свидетельство СССРМо 418982, кл. Н 03 К 23/02, 1972.дактор Тказ 309 Сост агребельная Текре 3 Тира Ц Н И И П И Госуда рств по делам изо3035, Москва, Жилиал ППП Патент, авитель Т. Лфд О. Луговаяж 059енного комитбретений и35, Раушскаг. Ужгород,насьеваКорректор А. ГриценкПодписноеа СССРткрытийнаб., д. 4/5ул. Проектная, 4