Устройство для контроля погрешности цифро-аналоговых преобразователей

Союз Советск иСоциапистичеснинреспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23)Приоритет ееуаарственай каентет СССР в аале зебратенй юткрытйДата опубликования описания 26.06,82(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОГРЕШНОСТИ ПИФ РО-АНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙИзобретение относится к аналого-цифровой вычислительной технике и может быть исполыоввно для контроля цифроаналоговых преобразователей ( ЦАП) при их промышленном производстве, а также в контрольно-проверочной аппаратуре вьт 5 числительно-управляющих комплексов.Известно устройство для контращ погрешности КАП, содержащее группы переключателей, подключаемых к узловым точ 1 О кам декодирующей резистивной сетки Й -2 Й контролируемого КАП, блок управления, источник эталонных напряженййи компараторы 11Недостатком данного устройства явля- т 5 ется необходимость подключения групп переключателей к узловым точкам декодирующей реэистивной сетки й -2 Й, однако современные интегральные схемы ЦАП не . имеют выводов узлов декодирующей сетки.гоНаиболее близким к изобретению по технической сущности является устройст во ащ контроля погрешности цифро-вналогощйх преобразователей, содержащее ге 2нератор импульсов, счетчик, контролируемый цифро-аналоговый преобразователь, интегратор, источник опорного напряжения, первый аналоговый запоминающий элемент, дифференциальный дискриминатор и вычи тающий усилитель, первый вход которого соединен с выходом контролируемого цтф ро-аналогового. преобразователя, второй вход вычитающего усилителя подключен к информационному входу первого аналэ гового запоминакяцего элемента и к вы ходу интегратора, первый вход которого соединен с выходом источника опорного напряжения, выход генератора, импульсов, подключен .к первому входу счетчика, вы ходы которого подключены и штрровым входам контролируемого щерро-аналогового преобразователя Р 1Недостатком известного устройств является необходимость регулировки (подстройки) источникОв опорного напряжения и напряжения смещения для совмещения пилообразного напряжения итетегрвторв со ступенчатым напряжением контролируемого ИАП. Достигнутая совмещенность характеристик нарушается вследствие дрейфапараметров интегратора и источника напряжения смещения, что снижает достоверность контроля БАП, Погрешность конт;ролируемого КАП Ь, , содержит составляющую / с, определяемую неточностьюсовмещения характеристик интегратора иконтролируемого ПАП и дрейфом их характеристикее 011 ель изобретения - повышение точности контроля погрешности нелинейностипреобразователей.Поставленная пель достигается тем,/что в устройство для контроля погреше",15ности цнфро-аналоговых преобразователей,содержащее генератор импульсов, счетчик,контролируемый цифро-аналоговый преобразователь, интегратор, источник опорногонапряжения, первый аналоговый запоминающий элемент, дифференциальный дискриминатор и вычитающий усилитель, первыйвход которого соединен с выходом контро-лируемого пожаро-аналогового преобразователя, второй вход вычитающего усилителя тподключен к информационному входу первого аналогового запоминающего элемента и к выходу интегратора, первый входкоторого соединен с выходом источникаопорного напряжения, выход генератораимпульсов подключен к первому входусчетчика, выхсды которого подключенык цифровым входам контролируемого цнфро-аналогового преобразователя, введенысумматор, второй и третий аналоговые35эаноминающие элементы, блок управле=ния н коммутатор, аналоговый вход которого соединен с выходом вычитающегоусили геля, первый выход коммутатораподключен к выходу дифференциальногодискриминатора,второй выход коммутатора соединен с информационным входомтретьего аналогового запоминающего элемента, выход которого подключен ко второму входу интегратора, третий выход45коммутатора соединен с информационнымвходом второго аналогового запоминающего элемента, первый вход сумматораподключен к первому выходу первого аналогового запоминающего элемента, второйвход сумматора соединен с выходом вто- ффрого аналоговогФ запоминающего элемен-та, выход сумматора подключен к аналоговому входу контролируемого цифро вналогового преобразователя, выходы блокауправления соединены с управляющимивходами счетчика, интегратора, коммутатора первого, второго и третьего аналсь.говых запоминающих элементов,3 938389 фИа фиг. 1 представлена структурнаясхема устройства; на фиг. 2 - временныедиаграммы, поясняющие принцип совмещения характеристик интегратора и ПАП.Устройство для контроля ЦАП содержит генератор 1 импульсов, счетчик 2,контролируемый КАП 3, источник 4 опорного напряжения, интегратор 5, аналоговый запоминающий элемент 6, вычитающий усилитель 7, дифференциальный дискриминатор 8, первый и второй дополнительные аналоговые запоминающие элементы9 и 10, сумматор 11, коммутатор 12 иблок 13 управления, Выход генератора 1соединен с первым входом счетчика 2.Выходы разрядов счетчика 2 соединеныс цифровыми входами контролируемогоБАП 3, выход которого соединен с первым входом вычитаюшего усилителя 7,второй вход которого соединен с выходоминтегратора 5.Первый вход интегратора 5 соединенс источником 4 опорного напряжения, авыход интегратора подключен к первомувходу аналогового запоминающего элемента 6. Выход вычнтающего усилителя 7подключен к первому входу коммутатора12, первый выход которого подключен квходу дифференпиального дискриминатора8, а два других выхода - к первым входам дополнительных аналоговых эапоминаюших элементов 9 и 10. Выход первого дополнительного аналогового запомищиощего элемента 9 подключен ко второму входу интегратора 5, выход второгозапоминающего элемента 10 - к первомувходу сумматора 11, второй вход которого подключен к выходу основного аналогового запоминающего элемента 6, авыход - к аналоговому входу контролируемого ПАП 3. Вторые входы интегратора 5, аналоговых запоминающих элементов 6, 9 и 10, коммутатора 12 и счетчика 2 подключены к выходам блока 13управления.Работа устройства состоит иэ двухэтапов подготовительного и основного(рабочего). В процессе подготовительного этапа блок 13 управления в моментвремени 1 (юг. 2) устанавливает счетчик 2 в нулевое состояние,. вследствиечего на выходе контролируемого ИАП 3устанавливается напряжение, соответствующее нулевому коду. Соответственно выходвычитакасего усилителя 7 через коммумтатор 12 подключается кпервому входупервого дополнительного запоминающегоэлемента 9, подключенного ко входу интегратора 5, На выходе вычитаюшего5 9383усилителя 7 появляется напряжение, со-ответствующее разности нулевого напряжения ЦАП 3 и выходного напряжения интегратора 5. Вследствие наличия отрицательной обратной связи вычитающий уси, литедь 7 устанавливает на дополнительномзапоминающем элементе 9 напряжение 0которое обеспечивает компенсацию напри1жений смещения и дрейфа Оо интегратора 5. и смешения выходного напряжения ЦАП 3 1 апри нулевом коде ОцАп,О иНт ЦАПЗэ4+КрИгде К- коэффициент передачи интегратора 1К -коэффициент усиления вычитающего усилителя,"р 1 коэффициент обратной связи,При значении К1010 коменсаЕциа обеспечивается.В момент времени Е (фиг. 2) запускается счетчик 2, а интегратор 5 начинает интегрировать напряжение источника4, В момент 1= (2 - 1) соответствую11щего наличию всех ф 1 на цифровых входах ЦАП 3 блок 13 управления формирует сигнал и коммутатор 12 подключаетвМчитающий усилитель 7 к первому входудополнительного запоминающего элемента 10. Основной аналоговый запоминающий элемент 6 подключается к выходуинтегратора 5, а счетчик 2 устанавливаетса в единичное состояние. С выходаБАП 3 поступает напряжение, соответст- ф5вующее полному напряжению ПАП при единичном коде на цифровых кодах.ОО,дп Оп интЦАР 1где Ккоэффициент передачи щ- инт40тегратораКАТ,- коэффициент передачи БАП.Яа выходе второго дополнительногоаналогового запоминакядего элемента 10в течение времени Ф, устанавливается43напряжение Устройство для контроля погрешности цифро-аналоговых преобразователей, со держащее генератор импульсов, счетчик, контролируемый пифро аналоговый преобразователь, интегратор, источник опорного напряжения, первый аналоговый запоминающий элемент, дифференциальный дискриминатор н вычитаюший усилитель, первый вход которого соединен с выходом контролируемого цифро-аналогового преобразователя, второй вход вычитающего усилителя подключен к информационному входу первого аналогового запоминаю щего элемента и к выходу интегратора, первый вход которого соединен с выходом источника опорного напражения, вы ход генератора импульсов подключен к первому входу счетчика, выходы которого подключены к цифровым входам контроли руемого цифро-аналогового лреобразова теда, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля погрешности нелинейности преобразовате-, лей, в него введены сумматор, второй и третий аналоговые запоминающие элементы, блок управления и коммутатор, ана логовый вход которого соединен с выходом вычитающего усилителя, первый выход коммутатора подклкяен к выходу д 34 ференциадьного дискримнйатора, второй ,выход коммутатора соединен с информацО Йнт О инт цАПЗэ крТаким образом, на выходе сумматора3011 устанавливаетса напряжение Ооп, врезультате чего п Кинт фоимт+ЪЗРц 4 йчто определяет совмещение линейной ха - "рактеристики,интегратора со ступенчатойхарактеристикой БАП. После автоматичесЯкого совмещения граничных точек характеристик контролируемого ПАП и интегрвтора начинается второй основной этапрабож устройства. 89 6 В момент времени 1 блок 13 управле ния запускает счетчик 2, а интегратор 5 начинает интегрировать напражение источника 4, Одновременно счетчик 2 управ лает контролируемым БАП 3, который формирует пилообразное напряжение в со ответс твин с напряжением, поступающим на .его аналоговый вход с выхода сумматора 11. Напряжение контролируемого ЦАП 3 вычитается нз пилообразного на. пряжения интегратора 5 с помощью вычитаюшего усилителя 7 и через коммутатор 12, управляемый блоком 13 управленияпоступает на вход дифференциального ди скриминатора 8.Изобретение позволяет повысить точность контроля погрешности БАП и стабильность устройства за счет автоматического совмещения характеристик интегратора и контролируемого ЦАП, исключв ния регулировок при смене образцов контропируемых ЦАП и исключения влияния дрейфов напряженна смещения "Оф интегратора и напряжения источника смещениа. Формула изобретения9383авниым входом третьего аналогового запоминающего элемента, выход которого подключен ко второму входу интегратора, третий выход коммутатора соединен с информационным входом второго аналогово го запоминающего элемента, первый вход сумматора подключен к первому выходу первого аналогового запоминающего элемента, второй вход сумматора соединен с выходом второго аналогового заломи , юющего алемента, выход сумматора подключен к аналоговому входу контролируемого цифро-аналогового преобразователя,89 8выходы блока управления соединены с управлякицими входами счетчика, интегратора, коммутатора, первого, второго итретьего аналоговьи запоминающих элементов.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР% 469212, кл. Н 03 К 13/17,30.04.75,2. Авторское свидетельство СССРпо заявке % 2801093118-21,кл. Н 03 К 13/02, 23.07.79 прототип)."Патент", г. Ужгород, ул. Проектная, 4 филиа 479/78 Тираж 959 ВНИИПИ Государственного к по делам изобретений и о 113036, Москва, Ж-ЗБ, .Раущ