Устройство переприема двоичных сигналов

т О П И С А И И Е(11)648432 Союз Соеетских Социалистических Республик) Заявлено 23,03.77 (21 51) Ч.1 л.- Н 04 1 присоединением заявки сударстеенный комитет СССР 23) Приори Бюллетень з 4 1 саиия 23.02.78 о делам изобретени и открытий(72) Авторы изобретения нов, А. А. Стеценко и В. И. Еезя 71) Заявит 54) УСТРОЙСТВО ПЕРЕПРИЕМ ДВОИЧНЫХ СИГНАЛОВИзобретение относится к радиотехнике и может использоваться при конструировании устройств сопряжения каналов цифровых синхронных трактов связи с частотно- независимыми источниками двоичной информации и между собой.Известно устройство переприема двоичных сигналов, содержащее анализатор отсутстьия сигналов, вход которого соединен с входом блока формирования тактовых частот и регенерации, первый выход которого соединен с одним входом блока памяти непосредственно, а два другие выхода соединены с соответствующими входами блока памяти через распределитель записи и распределитель считывания, выходы которых соединены также с первым и вторым входами блока сравнения, причем выход блока памяти является выходом устройства 111.Однако в известном устройстве недостаточная помехозащищенность.Цель изобретения - повышение помехозащищенности.Для этого в устройство переприема двоичных сигналов, содержащее анализатор отсутствия сигналов, вход которого соединен с входом блока формирования тактовых частот и регенерации, первый выход которого соединен с одним входом блока памяти непосредственно, а лва лругие выхода соедин ны с соответствющими входам блока памяти через распределитель записи и распрелслитсль считывания, выходы ко торых соединены также с первым и вторымвходами блока сравнения, причем выход блока памяти является выходом устройства, вьелеиы дополнительный блок сравнения и анализатор фазового сдвига, причем Лру гой выход распределителя считывания соединен с другим входом блока памяти и перзым входом дополнительного блока сравнения, другой вход которого соединен с выхолом распределителя записи, другой вход ко торого соединен с выходом анализатора отсутствия сигналов, соединенного с другим вхолом распределителя считывания, третьим входом блока сравнения и выходом дополнительного блока сравнения, причем 20 первый и второй выходы анализатора фазозого сдвига соединены с другим входом олока формирования тактовых частот и регенерации и третьим входом распределителя считызания соответственно, а другой 2 З зыхоЛ олока памяти является Лополнитель: ь;.,: . ь 1 ходом устр ойства,1.а чертеже изображена структурн элскт ическая схема предлагаемого устр ства,Устройство переприема двоичных сигналов содержит анализатор 1 отсутствия сигналов, вход которого соединен с входом блока 2 формирования тактовых частот и регенерации, первый выход которого соединен с одним входом блока 3 памяти непосредственно, а два другие выхода соединены с соответствующими входами блока 3 памяти через распределитель 4 записи и распределитель 5 считывания, выходы которых соединены также с первым и вторым входами блока 6 сравнения, причем выход блока 3 памяти является выходом устройства, дополнительный блок 7 сравнения и анализатор 8 фазового сдвига, причем другой выход распределителя 5 считывания соединен с другим входом блока 3 памяти и первым входом дополнительного блока 7 сравнения, другой вход которого соединен с выходом распределителя 4 записи, другой вход которого соединен с выходом анализатора 1 отсутствия сигналов, соединенного с другим входом распределителя 6 считывания, третьим входом блока б сравнения и выходом дополнительного блока 7 сравнения, причем первый и второй выходы анализатора 8 фазового сдвига соединены с другим входом блока 2 формирования тактовых частот и регенерации и третьим входом распределителя 5 считывания соотве- ственно, а другой выход блока 3 памяти является дополнительным выходом устройства.Устройство работает следующим образом.В олоке 2 формирования тактовых частот из информационной последовательности двоичных сигналов выделяется тактовая частота Р с которой происходит запись поступающей информации в блок 3 памяти из Ж элементов, и формируются тактовые частоты считывания Р,информации с блока 3 памяти в каналы цифровых синхронных трактов или к приемнику информации. Частоты Ри Р,отличаются коэффициентами отклонения от нормального значения. Управление записью и считыванием информации в блоке 3 памяти осуществляется с помощью распределителей записи 4 и считывания 6, работающих с тактовыми частотами /и Р,соответственно, поступающими с блока 2. В анализаторе 1 определяется начало передачи двоичных сигналов и формируется команда фазированпя распределителей записи 4 и считывания 5, поступающая на входы установки их начальной фазы. Фазирование осуществляется так, чтобы обеспечить максимальный временной интервал между моментами записи и считывания информации, составляющей ввиду неопределенности знака отклонения частот Р и Р, от номинального значения величину в Ф/2 тактов, так как частота Р=,"- Рс происходит 5 10 15 20 25 Зо 35 40 45 50 55 60 65 постепенное сближение моментов записи и считывания информации в блоке 3 памяти.При работе устройства в качестве передающей части тракта передачи двоичных сигналов в начале передачи сравнение моментов записи и считывания осуществляется в блоке б сравнения на основании ,информации о фазе записи и считывания, поступающей на его входы с выходов распределителей записи 4 и считывания 5. Когда интервал между моментами записи и считывания достигает установленного в блоке 6 сравнения значения Р, на его входе формируется команда, по которой распределитель считывания 5 через выход управляет считыванием информации с выхода блока 3 памяти в У/2 дополнительный канал цифрового синхронного тракта в фазе, соответствующей интервалу между моментами записи и считывания в У/2 тактов. Через время /, достаточное для определения на последующем участке цифрового синхронного тракта фазового сдвига последовательностей двоичных сигналов в двух каналах, считывание информации на выход, осуществляемое распределителем считывания б через выход прекращается, а изменение интервала между моментами записи и считывания ведется в дополнительном блоке 7 сравнения. Переход на считывание информации по одному выходу и прекращение считывания с другого выхода осуществляется аналогично изложенному с появлением команды на выходе дополнительного блока 7 сравнения.При приеме или транзите информации на время 1, когда информация передается по двум каналам, к выходам устройства подключаются информационные выходы анализатора 8 фазового сдвига, включенного в дополнительный канал цифрового синхронного тракта для определения фазового сдвига последовательности двоичных сигналов по отношению к основному каналу и элемента блока 3 памяти, фаза информации в котором совпадает с фазой, считываемой с устройства, включенного в основной канал. После этого в последующий участок цифрового синхронного тракта при транзите или к приемнику информации при приеме по команде, поступающей на вход распределителя считывания б с выхода анализатора фазового сдвига, передача ведется в той же фазе с выхода устройства дополнительного канала, Устройство переприема двоичных сигналов основного канала отключается. При этом в блоке 3 памяти подключенного устройства образуется по отношению к исходному интервалу в Ж/2 тактов фазовый сдвиг Р, ретранслируемый при организации транзистов на последующие участки тракта так же, как и на передаче.На приеме компенсация фазового сдвигаосуществляется посредством изменения640432 6 Формула изобретения Составитель Г. Сероваедактор К. Щадилова Техред А. Камышникова Корректор С. фай аказ 1008/1566 Изд. 1 Х"е "94 НПО Государственного комитета ССС 113035, Москва, Ж, Тираж 7",8 Подписнопо делам изобретений и открытийушская н.аб., д. 4/5 Тнп. Харьк. фил. пре тент тактовой частоты считывания информации в приемное устройство по команде с выхода анализатора о фазового сдвига ца вход блока 2 до установления интервала между моментами записи и считывания, равного У/2 тактов. Частота считывания ,устанавливается так, чтобы скомпенсировать образовавшийся фазовый сдвиг до появления нового сдвига,Фазовые сдвиги, образующиеся за счет неравенства задержки информации в каналах цифровых синхронных трактов, и расхождение частот при переприемах на транзитных участках компенсируются аналогично изложенному выше.Таким образом, компенсация расхождения скоростей записи и считывания на всех участках тракта передачи двоичных сигналов обеспечивает безыскаженную передачу информации любой длительности. Устройство переприема двоичных сигналов, содержащее анализатор отсутствия сигналов, вход которого соединен с входом блока формирования тактовых частот и регенерации, первый выход которого соединен с одним входом блока памяти непосредственно, а два другие выхода соединены с соответствующими входами блока памяти через распределцтсль записи и распределитель считывания, выходы которых соединены также с первым и вторым входами блока сравнения, причем выход блока памяти 5 является выходом устройства, о т л ц ч а ющ е е с я гем, что, с целью повышения помехозацпищеццостц, в него введены дополнительный блок сравнения и анализатор фазового сдвига, причем другой выход распределителя считывания соединен с другим входом блока памяти и первым входом дополнительного блока сравнения, другой вход которого соединен с выходом распределителя записи, другой вход которого соединен с выходом анализатора отсутствия.сигналов, соединенного с другим входом распределителя считывания, третьим входом блока сравнения и выходом дополнительного блока сравнения, причем первый и второй выходы анализатора фазового сдвига соединены с другим входом блока формирования тактовых частот и регенерации ц третьим входом распределителя считывания соответственно, а другой выход 25 блока памяти является дополнительным выходом устройства. Источник информации, принятый вовнимание при экспертизе.30 1. Авторское свидетельство СССРЛЪ 503369, кл. Н 04 1 3/06, 1973,