Устройство для обработки и передачи информации

Союз Советских Социелистичсских Республик(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ И ПЕРЕДА.1 И ИНФОРМАЦИИУстройство относится к области передачи информации и может быть использовано в адаптивных мпогокаиальных цифровых телеметричсских системах в качестве кодирующего устройства.Известны устройства для обработки и передачи информации в многоканальных цифровых тслеметричсских системах, в которых увсличсиис скорости передачи сообщсиГш достигается зя счст примсисния специальных кодовых 1(о.биГГаций, определяющих число одинаковых информационных кодовых блоков, содержащее сиихроиизатор, блок памяти, яиализатор сигналов, блоки кодирования измерительной информации (ЧНаиболсс близким по тс.шичсской сущности к изобрстсиию является устройство для обработки и передачи информации, содержащее синхронизатор, первый, второй и третий выходы которого соединены соотвстствснио со Входом олока кодирования времени, с исрвыми входами блока коди)ОВЯ 1 и 51 Я,ГГРс 05 кпа, и О,Гока ЕГВ 1 л иза ГГЯ 1) (01)рсл 5 п(иоииых ГъОХГситов, ствс 1)тый Выход сиехроеизят 01)я подкл 101 с.и к ми 1)яВл 51- ющему Входу коммутатора кяия,Гов, Выход котороГО подклк)чси через бгГГ)1( кодировяиия 1 ВсрГтсльпой ипформ 1111, Вы)од ко- торогО сосдписи с ГерВымГ Выходами яиялизатора сигГГГ)лов и многоканального олока памяти. второй Вход которого иодклГочен к пятому выходу синхронизатора, выход многоканальиого блока памяти соедиб нсн со вторым входом анализатора сигиалов, первый выход блока буферной памятиподк,почсн ко второму входу блока анализапар коррсляциоиных моментов, первый Выход которого соединен со Вторым Входо.,0 блока ко.п;роваиия адреса капала, псрвыйВыход которого иодкгпочен к первому входу блока буферной памяти, выход которого,второй выход блока кодирования адреса к;1 нала и выход блока кодирования времени5 подключены ко входам элемента ИЛН 21.Известные устройства обладают недостаточно высоким быстродействием,Целью изобретения является увеличениескорости передачи информации без раслиО реиия спектра сигиала, т. е. повышение быстродействия устройства.Для этого ввсдспы в устройство элементНГ, элемент И, блок кодирования маркер;группы кяиялов и )лсмснт задержки, ГХодкоторого соединен с выходом олокя кодировапия измерительной информации, Выходэлемента задержки и Выход анализаторасигиЕл1 подключены ко Входам элсмснтяИ, выход которого соединен со вторым ВхоО ДОм О 10 к Г Г)мфср 11(ГГГ пам 51 ти, ВГОрой Выходкоторого через элемент НЕ подключен к третьему входу блока анализа пар корреляционных моментов, второй выход которого соединен с третьим входом блока кодирования адреса канала и через блок кодирования маркера группы каналов подключен к элементу ИЛИ.На чертеже представлена функциональная схема устройства для обработки и передачи информации.Оно содержит синхронизатор 1, коммутатор каналов 2, блок 3 кодирования измерительной информации, анализатор сигналов 4, многоканальный блок 5 памяти, элемент И 6, элемент задержки 7, блок 8 буферной памяти, блок 9 анализа пар корреляционных моментов, блок 10 кодирования адреса каналов, элемент НЕ 11, блок 12 кодирования маркера группы каналов, элемент ИЛИ 13, блок 14 кодирования времени.Работа устройства происходит следующим образом,Сигналы синхронизатора 1 управляют работой коммутатора 2 каналов, с помощью которого на вход блока 3 кодирования измерительной информации поступают сигналы всех Л каналов. Блок 3 кодирования в соответствии с амплитудой входного сигнала вырабатывает кодовую комбинацию в виде параллельного двойного кода. Кодовые комбинации подаются на входы анализатора 4 сигналов и многоканального блока 5 памяти, С выхода блока 5 одновременно снимается кодовая комбинация, отображающая значение исходного сигнала данного канала в точке отсчета, предшествующей рассматриваемой и отстоящей па время, равное длительности периода дискретизации (опроса) ТО. В анализаторе 4 производится сравнение 1-го и (1 - 1)-го значений отсчетов, выражаемых в виде кодовых комбинаций, Если абсолютная величина разности двух значений превышает шаг квантования по уровшо, то на выходе анализатора 4 появляется управляющий сигнал, открывающий элемент И б, и текущая кодовая комбинация на вход блока 3 не поступает. После окончания анализа 1-й и (1 - 1) -й выборок М-го канала с выхода синхронизатора 1 в блок 9 анализа пар корреляционных моментов поступает сигнал на разрешение выдачи результатов сравнения кодовых комбинаций сигналов между комбинациями пар каналов У. В каждом периоде дискретизации вначале сравниваются возможные прямые кодовые комбинации 1-го канала со всеми комбинациями остальных каналов. При наличии данной кодовой комбинации 1-го канала в других любых номерах каналов с блока 9 в блок 10 кодирования адреса канала последовательно выдаются сигналы для формирования кодов адресов каналов, которым принадлежит эта кодовая комбинация. После завершения сравнейия информационной прямой кодовой комбинации 1-го канала со всеми последу.ющими каналами, с другого выхода блока 8 через элемент НЕ 11 на вход блока 9 сни мается инвертированная эта жс комбинация, где происходит обнаружение последующих номеров каналов, по которым информационные кодовые комбинации совпадают с обратной информационной комбинацией 10 1-го канала. При наличии таких совпаденийв блок 10 поступают сигналы па формирование кодов номеров каналов, имеющих информационные коды, совпадающие с обратным кодом 1-го канала. Кроме того, сигнал 15 первого совпадения в указанной группс каналов поступает в блок 12 формирования маркера группы каналов, имеющих информационпые кодовые комбинации, совпадающие с обратным кодом 1-го канала. На личие кода маркера между группами адресов каналов на приемной стороне позволяет проинтервиров ать информационную кодовую комбинацию, принадлежащую соответствующим каналам. По окончании форми рования кода адреса последнего канала,входящего в эту группу, с выхода блока 10 в блок 8 буферной памяти подается сигнал считывания прямой информационной кодовой комбинации 1-го канала, которая вслед З 0 за кодами адресов каналов, разделенныхмаркером, и соответствующих этой прямой и обратной комбинации, через элемент ИЛИ 13 поступает на выход устройства, При отсутствии информационных кодовых З 5 комбинаций, совпадающих с обратной кодовой комбинацией 1-го канала, код маркера и вторая группа кодов адресов каналов на выход устройства не поступает. А при отсутствии и прямой кодовой комбинации в 40 остальных Л - 1 каналах в блок 10 кодирование адреса канала выдается сигнал на формирование кода адреса только 1-го канала, а измерительная кодовая комбинация подмешивается к коду адреса вышеуказан ным способом. Затем производится анализкодовой комбинации 2-го канала (если она в данном периоде опроса была записана в блок 8 буферной памяти, т. е. является значащей, и не совпала с прямой или обрат ной кодовой комбинацией 1-го канала) скодовыми комбинациями остальных К - 2 каналов и т. д. В начале каждого телеметрического кадра с блока 14 кодирования времени на выход устройства подается кодовая комбинация текущего времени,Как видно из описания принципа работыпредлагаемого устройства, длительность телеметрических кадров может быть сокращена и, следовательно, увеличена скорость передачи сообщений за счет исключения из кадра информационной кодовой комбинации, принадлежащей последующему каналу (группе каналов) и совпадающей с обратной информационной кодовой комбинацией 65 предыдущего канала (группы каналов),640352 5Формула изобретения Входы Составитель Н. Лысенко Редактор Ю, Челюканов Техред С. Антипенко Корректор Л. КотоваЗаказ 2362/16 Изд.807 Тираж 721 Подписное НПО Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4 у 5Типография, пр. Сапунова, 2 Устройство для обработки и передачи информации, содержащее синхронизатор, первый, второй и третий выходы которого сое ди иены соответственно со входом блока кодирования времени, с первыми входами блока кодирования адреса канала и блока анализа пар корреляционных моментов, четвертый выход синхронизатора подклю чен к управляющему входу коммутатора каналов, выход которого подключен через блок кодирования измерительной информации, выход которого соединен с первыми входами анализатора сигналов и много канального блока памяти, второй вход которого подключен к пятому выхода синхронизатора, выход многоканального блока памяти соединен со вторым входом анализатора сигналов, первый вь 1 ход блока бу ферной памяти подключен ко второму входу блока анализа пар корреляционных моментов, первый выход которого соединен со вторым входом блока кодирования адреса канала, первый вход которого подключен к 25 первому входу блока буферной памяти, выход которого, второй выход блока кодирования адреса канала и выход блока кодирования времени подключены ко входам элемента ИЛИ, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены элемент НЕ, элемент И, блок кодирования маркера группы каналов и элемент задержки, вход которого соединен с выходом блока кодирования измерительной информации, выход элемента задержки и выход анализатора сигналов подключены во входам элемента И, выход которого соединен со вторым входом блока буферной памяти, второй выход которого через элемент НЕ подключен к третьему входу блока анализа пар корреляционных моментов, второй выход которого соединен с третьим входом блока кодирования адреса канала и через блок кодирования маркера группы каналов подключен к элементу ИЛИ.Источники информации,принятые во внимание при экспертизе 1. Патент США Мо 3873977, 340-347, 1975.2. Авторское свидетельство СССР Мо 402053, кл. 6 08 С 19/28, 21.10.71.