Преобразователь декартовых координат

е.анЙ ОП ИИЗОБРЕТЕНИЯ Свез Соаетснна Соцналнстнчесинк Республик1 об 389 УУ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1) Дополнительное к авт, саид-ву22) Заявлено 290376 (2 т) 2341176/18-24 присоединением заявки606 Ст 7 Государственный комитеСовета Министров СССРно делам изобретенийи открытий итет(43) Опубликовано 25.1 278, Бюллетень(45) Лата опубликования описания 2812 72) Авторы изобретен А. Б. Артамонов, А, Н. Жариков и А, М. Смирн Ленинградский ордена Ленина электротехнический инстит им. В, И. Ульянова (Ленина)) Заявитель 4) ПРЕОБРАЗОВАТЕЛЬ ДЕКАРТОВЫХ КООРДИ я к области выпредназначеностей, описываюартовой системы ч соедиатора, интретий входувуальной интегратый и пятственно и преоб- установшестой нулевой Изобретение относи числительной техники для реализации зависи щих поворот плоской д координат: мый клю интегр о через ючен к ины на етьего четвер соотве У 51 П у СО 5 ходам льной через Иэвестнвых коорди поворот на и выходные пряжениямиОдно иэ не бразоватеодействие. ение быстб- вухХ = Х с 05 сА. фг (1,"Х5 ит А фы преобразователи декартонат, в которых реализуетсязаданный угол, а входныевеличины представлены напостоянного тока.известных устройств,реализующих поворот системы координат, по- )5 строено на синусно-косинусных вращающихся трансформаторах 1 . Однако это устройство имеет ограниченное быстродействие электромеханической системы отработки заданного угла поворота.Наиболее близким к изобретению по технической сущности является электронный преобразователь декартовых координат, содержащий первый интегратор, вход которого через первый управляющий ключ соединен с первым входом преобразователя, а выход - с первым входом компаратора, второй вход которого связан с вторым входом преобразовате,ля, второй интегратор, выход которого через второй управляе нен с входом третьего вертор, выход которо управляемый ключ подк второго интегратора, установки второго и т торов соединены чере тый управляемые ключи с третьим и четвертым раэовгтеля, а шина на ки первого интегратор управляемый ключ соед шиной 2. Недостатком данного прео ля является невысокое быстрЦель изобретения - повыш родействия.Это достигается тем, что в прес разователь дополнительно введены д канальный аналоговый запоминающий блок, двухразрядный дискретный делитель напряжения, подключенный входом к первому входу преобразователя, а выходом - ко второму входу компаратора, блок управления, подключенный к выходу компаратора, вход двухканального аналогового запоминающего блока через дополнительно введенные седь мой и восьмой управляемые ключи связа соответственно с входом ивыходом ин 638977ОО 7т 45где Т - постоянная времени интегратора 1.Это напряжение сравнивается в компараторе 8 с напряжением в (О . -Ои7(" 4 г50 где О - номер квадранта входногоагрумента, В момент срабатывания компаратора,когда т,о п7у 4 / ключи 11, 12,760 или 14 и 15 размыкаются и интеграторы 2и 3 запоминают накопленные в них значения: В 5 вертора, вход инвертора через дополнительно введенные девятый и десятый управляемые ключи связан соответственно с выходами второго и третьего интеграторов, управляющие входы ключей, двухразрядного дискретного делителя ,напряжения и двухканального аналогового запоминающего блока связаны с 5 соответствующими выходами блока управления, а между вторым входом преобразователя и вторым входом компаратора включен масштабирующий резистор.На чертеже дана структурная схема 10 предложенного устройства.Преобразователь содержит интеграторы 1, 2 и 3, управляемые ключи 4, 5 и б, инвертор 7, компаратор 8, двухразрядный дискретный делитель 9 напряжения,масштабирующий резистор 10, управляемые ключи 11-17, двухканальный аналоговый запоминающий блок 18, блок 19 управления.Преобразователь работает следующим образом.Цикл работы состоит из пяти тактов. Первый. такт прецназначен для установки начальных условий интеграторов 1, 2 и 3, для чего замыкаются ключи 4, 5 и бВо втором такте с по мощью убывающего двоичного кода, вырабатываемого в блоке 19 управления и поступающего на делитель 9, в результате сравнения его с напряжением 0определяется номер квадранта угла поворота координат. При срабатывании компаратора 8 номер квадранта, моделируемый отношением напряжений - Фиксируется в блоке 19 упранлеЙФя35Б третьем так е замыкаются ключи 11, 12, 14 и 15. В результате н замкнутом контуре, образованном интегратораМи 2 и 3 и инвертором 7,вырабатываются гармоничные напряжения, опреде ляемые начальными .условиями О Х и О и временем интегрирования.Интегратор г в зто время вырабатывает линейно нарастающее напряжение О 0 Со - " - " -- + Бн -1(7)где Т - постоянная времени интеграгтораи 3,Прй +- 4,(Г аргумент гармонических функций фн соотношениях (1) и (2) представляется в ниде(сс 7 й +-), где С(.,1 меняется в пределах от 0 до 90В четвертом и пятом такте работы сигналы с интеграторов 2 и 3 последовательно переписываются и ячейки запоминающего блока 18.Для перного квадранта ( П = О) н первую ячейку запоминающего блока 18 сигнал подается через ключи 13 и 16 с выхода интегратора 2, а но вторую - с ныхода интегратора 3 через ключи 15 и 16.Для второго квадрачта ( П = 1) в ячейку Х напряжение записывается с выхода интегратора 3 (через ключи 5 и 16), а в ячейку У 1 - с выхода ичтегратора 2 через ключ 13, иннертор 7 и ключ 17.Для третьего квадранта ячейка Х ( связана с выходом интегратора 2 через ,ключи 13 и 17, а ячейка У - с выходом интегратора 3 через ключи 15 и 17.Наконец, для четвертого кнадран 1 а н первую ячейку Х подается инвертиронанное напряжение интегратора 3 (замкнуты ключи 15 и 17), а но вторую ячейку Ч выходное напряжение интегратора 2 (замкнуты ключи 13 и 16).Сокращение нремени решения обусловлено,таким образом, сокрашением времени интегрирования до четверти периода гармонического напряжения против полного периода н прототипе.Формула изобретенияПреобразователь декартовых координат, содержащий первый интегратор, вход которого через первый управляемый ключ соединен с первым входом преобразователя, а выход - с первым входом компаратора, второй вход которого связан с вторым входом преобразователя, второй интегратор, выход которого через второй управляемый ключ соединен с входом третьего интегратора, инвертор, выход которого через третий управляемый ключ подключен к входу второго интегратора, шины начальной установки второго и третьего интеграторов соединены через четвертый и пятый управляемые ключи соответственно с третьим и четвертым входами преобразсвателя, а шина начальной установки первого интегратора через шестой управляемый ключ соединена с нуленой шиной, о т л и ч а ю щ и й с я тем, что, с целью повышения быстро638977 Составитель Г. ОсиповТ, Клюкина ТехредЭ.Фанта Корректор Н, Ковалев ед 84о комизобретЖ,3/38 Тираж ЦНИИПИ Государственнопо делам113035, Москва,Эак Подписнота Совета Миниий и открытийушская наб., д в СССР лиал ППП Патентф, г. Ужгород, ул. Проектная действия, в преобразователь дополнительно введены двухканальный аналого"вый запоминающий блок, двухразрядныйдискретный делитель напряжения, подключенный входом к первому входу преобразователя, а выходом - ко второмувходу компаратора, блок управления,подключенный к выходу компаратора, 5вход двухканального аналогового запоминающего блока через дополнительновведенные седьмой и восьмой управляемые ключи связан соответственно свходом и выходом инвертора, вход инвертора через дополнительно введенные девятый и десятый управляемыеключи связан соответственно с выходами второго и третьего интегратора,управляющие входы ключей, двухразрядного дискретного делителя напряжения и двухканального аналогового запоминающего блока связаны с соответствующими выходами блока управления, амежду вторым входом преобразователя ивторым входом компаратора включенмасштабирующий резистор. Источники информации, принятые вовнимание при экспертизе:1. Лебедев А. П. Счетно-решающиеустройства, М Машиностроение,1966, с. 194,2. Артамонов А. Б., Смирнов А. М.функциональный преобразователь времяимпульсного типа, реализующий векторные операции поворот, разложением, фпостроение. В сб.: Вычислительная техника. Под ред. В,Б. Смолова, вып. 5, ЛГУ, 1974.