Счетчик с регулируемым коэффициентом пересчета

Союз Советских Социалистических РеспубликОПИСАНИЕ ИЗОБР ЕТЕ Н И Я К АВТОРСКОМУ СВИДЕТЕЛЬСТВУн 635624 61) До пол ни тел ьн ое к а в т ид-ву -.-" Н 03 К 23,2 22) Заявлено 21.07,76 (21) 2392124 18-21 единением заявки Ле с прис сударствелиыи комитет(23) Проорите по делам изобретеии Опубликовано 30.11.78. Боллетень ЪЪ 44 53) УДК 621.374.32(54) СЧЕТЧИКС РЕГУЛИРУЕМЪМ КОЭФФИЦИЕНТОМ РЕСЧЕТА синхронного двоично ны ко входам допол через схему совпаде тельного триггера с Изобретение относится к автоматике и вычислительной технике и может найт применение в схемах таких устройств, как цифровые таймеры, множители-делители, синтезаторы частоты.Известен счетчик с регулируемым коэффициентом пересчета, содержащий двоичный синхронный счетчик, дополнительный триггершины данных управления коэффициентом пересчета, схему управления коэффициентом пересчета, схему совпадения 11Однако быстродействие этого счетчика ограничивается временем, переключения дополнительного триггера, задержкой сигнала с выхода дополнительного триггера на схеме управления коэффициентом пересчета и временем установления триггеров двоичного счетчика в начальное состояние,Известен также счетчик с регулируемым коэффициентом пересчета, содержащий синхронный двоичный счетчик, дополнительный триггер, шины данных управления коэффициентом пересчета, схему совпадения, схему управления коэффициентом пересчета.Выходы разрядовго счетчика подключенительного триггерания, а выход дополни оединен с установочными входами синхронного двоичного счетчика через схему управления коэфф;щнентом лересчета. Работасчетчика начинаетсястаноькой двоичного5 счетчика,в начальное состоязне. После,прихода определенного числа счетных импульсов счетчик достигает максимального состояния, срабатывает схема совпадения,переключая дополнительный триггер. Сигнал с выхода дополнительного триггераустанавливает двоичный счетчик в начальное состояние. Установка двоичного счетчика в начальное состояние производится путем переключения триггеров двоичного5 счетчика по установочным входам триггеров 2,Недостатком известного устройства является меньшее, по сравнению с двоичнымсинхронным счетчиком, быстродействие,0 которое ограничивается временем переключения дополнительного триггера, задержкойсрабатывания схемы управления коэффицценто.а пересчета ц времени установлениятриггеров счетчика в начальное состояние.5 Целью изобретения является повышениебыстродействия счетчика с ретулцруемымкоэффициентом пересчета.Для достижения поставленной цели всчетчик с регулируемым коэффициентом пе 0 ресчета, содержащий синхронньш двоичный5 1 О 15 20 25 30 35 Р ==в11- +т 40 45 50 55 60 65 с 1 етчик, выходы разрядов которого подключены ко входам дополнительного триггера, дополнительный триггер, шины данных управлешя коэффициентом пересчета, в кажльй,разряд синхронного двоичного счетчика введен элемент ИИЛИ с трсмя структурами 11, прямой, выход триггераразряда соединен с первыми входамц первой и второй структуры И, ицве 1 рсцый выход триггеры разряда со;липеи с первымвходом третьей структуры И, соответствующая шипа данных управления коэффициентом пересчета соединена со вторым входом второи структуры И, соответствующаяшпца инверсных данных - со вторым входом третьей структуры И, прямой выходдгц.олнптельного триггера соединен со вторь 1 мц входами первых структур И всехразрядов, а инверсный выход дополнительно,о триггера - с третьпмп входами третьих структур И всех разрядов.На чертеже 1 прцведсца схема предлагаемого счетчика.Счетчик с регулируемым коэффициентом,пересчета состоит из синхронного двоичного счетчика, каждый разряд которогосодержит 1 К-триггер 1 и элемент И - ИЛИ2 с тремя структурными И, из дополнительного 1 К-триггера 3 ц шпн управления коэффициентом пересчета 4,Выходы элементов И - -ИЛИ 2, являющиеся выходами разрядов синхронногосчетчика, соедннены со вхолами дополнительного триггера 3. В каждом разряде,прямой выход 1 К-триггера 1 соединен сперовыми входами первой,и второй стру 1 ктуры И элемента И - ИЛИ 2, инверсный выход 1 К-триггера 1 соединен с первым входом третьей структуры И. Соответствующая данному разряду шина управлениякоэффициентом пересчета 4 соединена совторым входом второй структуры И, а ееинверсия - со вторым вхолом третьейструктуры И, прямой выход дополнительного триггера,З соединен со вторыми входамиперовых структур И элеме 11 тов И - ИЛИвсех разрядов, а инверсный, выход дополнительного триггера 3 соединен с третьим входом третьих структур И элементов И - ИЛИвсех разрядов,Устройство работает следующим образом,В исходном состоянии на прямых выходах триггеров 1 и 3: Я 1, Яъ Яз, Я 4 - находятся нуль, а коэффициент пересчета2(К+1) вводится путем установки двоич 14 ого кода числа К на вхолах шин управлениякоэффициентом пересчета 4.При этом потенциалы на прямом и инверсном выходах Я 4 и Я 4 дополнительноготригге 1 ра 3 и шинах управления коэффи 1 циентом пересчета 4 разрешают прямой выход триггера 1 и запрещают инверсныйвыход или разрешают,инверсный выход1 пиГГпан зап 11 Р 11 аОт ппямОЙ В 1 з 1 хг 1 1. Элементы И - ИЛИ 2 коммутируют триггеры 1 1 по разрешенным вь 1 холам по схеме синхронного двоичного счетчика. На выходах счетчика с регулируемым коэффициентом пересчета, т. е. на выходах элементов И в И 2 находится число 7 - К в двоичном коде - начальное состояние (для случая трех триггеров 1). После прикола К-го счетного импульса ца разрешенных выходах триггеров 1 и па выходах элементов И - ИЛИ 2 находятся едпницы. После прихода К,1 счетного импульса переключаются в е триггерыи д и триггер 3 своим единичным потенциалом на прямом выходе 4 разрешает прямые выходы Я 1 - Яз триггеров 1 и запрещает инверсные Я 1 - Оз В это время па прямых выходах триггеров 1 Я 1 - -Яз находится число 7 - К в двоичном коде. Элементы И - ИЛИ 2 коммутируют триггеры 1 по прямым выходам Я 1 - Яз по схеме синхронного двоичного счетчика и на выходах элементов И в И 2 находится число 7 - К в двоичном коде начальное состояние. После прикола 2 К+ 1- го счетцото,импульса на прямых выходах триггеров 1 и 3 и на выходах коммутирующих схем находятся единицы. После,прихода 2 К+2 счетного импульса триггеры 1 и 3 переключаются в состоянп нуль исходное состояние. При этом по выходу Я 1 ведется пересчет на 2, а по выходам элементов ИЛИ 2 и триггера 3 Я 4 ведется пересчет на 21 К+1).Предельная частота поступления счетных импульсов на вход быстродействующего счетчика где 1 - предельная частота синхронногодвоичного счетчика на 1 К-триггерах;- задержка сигнала на элементе И - ИЛИ.Использование преллагаемого счетчика в схемах цифровых устройст 1 в позволит повысить быстродействие этих устройств. Формула изобретения Счетчик,с регулируемым коэффициентом пересчета, содержащий синхронный двоичный счетчик, дополнительный тр,иггер, шины данных управления, коэффициентом пересчета, выходы разрядов синхронного двоичного счетчика, подключены 1 ко входам дополнительного триггера, о тл и ч а ющ,и й с я тем, что, с целью повышения быстродействия, в каждый разряд синхронного двоичного счетчика введен элемент И - ИЛИ с тремя структурами И, прямой выход триггера разряда соединен с перовыми входами первой и второй структуры И, инвепсный выход тпиггепа оазояла соели635624 Составитель РановКоляда Техред О. Тюрина Корректор И. Симкина едакт Заказ 853;1263 Изд. 751 Тираж 10451-1 ПО Государственного комитета СССР по делам изобретений113035, Москва, Ж, Раушская наб., д. 4/5 Подписноеоткрытий Тип. Харьк. фил, пред. Патент нен с первым входом третьей структуры 11 соответствующая шина данных управления коэффициентом пересчета соединена со вторым входом второй структуры Исоответствующая шина инверсных данных управления - со вторым входом третьей структуры И, прямой выход дополнительного три,- гера соединен со вторыми входами первых структур И всех разрядов, а инверсный выход дополнительного триггера - с третьими входами третьих структур И всех разрядов. Источники информации, принятыс во 5 внимание,прп экспертизе:1. Каталог Ядпе 11 сз йр 1 а 1, 11 пеаг,МОЬ Арр 11 са 11 опз, 1974, с. 3 - 91, фиг. 27.2. Гутнпков В. С. Интегральная электроника в измерительных приборах, Л 1974, 10 с. 86, рис. 43.