Запоминающее устройство

и 631983 Союз Соеетсеа Социалистицескик Республик(21) 2346134/18) М 1/О с присоединением заявки Ю 23) Приоритет43) Опубликовано 05.11.78.Бюллетень 41 ооудзрстввнный ноинт Совета Мнннстров ССС по делан нзобретвннй и открытий46) Дата опубликования описан 1.7 Авторизобретен и И верман 71) Заявитель) ЗАПОЧИНА ТРОЙ СТВО записи,ко входу ИИ - к элементаод кото ог дключеиИЛИ подклыход элеыния, а в ентвИ,биро емент шине стр И-к коНа че схема за од анан шине, оказана функцющего устройст нальна еже ва,мин а пурмации ойст одержит записи,Запоминающее улоки 1 памяти суправления режимомелей блоков 4 пашину 6 стробирован 3, выбора накопияти, шины 5 опроса, я, командную шиИзобретение относится к вычислительной технике и может быть использовано в системах отображения информации,Известны запоминающие устройс 1.ва,использующие блоки памяти с накопителями на основе полупроводниковых запоминающих элементов с произвольной выборкой, например, микросхем К 527 РУ 111 и 123.Недостаток этих запоминающих устройств заключается в отсутствии возможности последовательно записыватьинформацию о нескольких процессах сцелью дальнейшего произвольного ее воьпроизвецения, Это объясняется тем, чтоодновременно с записью новой информации в устройстве происходит стираниеранее записанной информации,Целью изобретения является расширение области применения устройствтем последовательной записи инфои произвольного ее воспроизведения.Цель достигается тем, что в запоминающее устройство, содержащее блокипамяти, шинь записи, управления режимом, выбора накопителей блоков памятии шины опроса, введены элементы И,ИЛИ, шина стробирования и команднаяшина, в в каждый разряд - три элементаИ-НЕ и инвертор, при этом шины выбора накопителей блоков памяти подключены к выходу первого элемента И-НЕ,один вход которого соединен с шиной строби,рования, другой - с выходом второго элемента И-НЕ, один вход которого подключенк командной шине, другой - к выходу третьего элемента И-НЕ и ко входу иивертора, выну 7, адресные шины 8, элемент ИЛИ Э, алемент И 1 О и в каждом разряде ЗУ первый элемент И-НЕ 11, второй элемент И-НЕ 12, трежй элемент И-НЕ 13, инвертор 14, выходные шины 15.Устройство может работать в режиме записи с сохранением ранее записанной информации в режиме записи с разрушением (стиранием) ранее записанной ин- формадииф В режиме записи с сохранением ранее записанной информации на свободньйвход элемента И 10 подают сигнал логической единииы. ИНа одну из шин 5 опроса подают сигнал опроса (для данной схемы сигналлогической единишь), которая поступаетна те блоки 1 памятишины 3 упраВльния режимом которых соединены с выб йранной шиной опроса, Тем самым определяют ту половину ЗУ, куца будет записана информация,В другойневыбранной части ЗУ, в атовремя будет Возможно только считывание. ОдновременнО с этим на ВхОды третьего элемента И-НЕ 13 одного или нескольких выбранных для записи разрядовподают сигнал логической единицы, Дважды проинвертированный посредством третьей двухвходовой схемы И-НЕ 13 иинвертора 14 этот входной сигнал разряда поступает на шину 2 мписи блоков1 памяти Выбранного разряда, таким образом выбирается для записи один илинесколько блоков памяти, лежащих в пересечении выбранной шины 5 опроса ивыбранных укаэанным способом шин 2записи,Необходимый запоминающий элементв выбранной группе блоков памяти вьвбирается при помощи адресного кода,подаваемого на адресные шины 8, Послеэтого на соединенные входы элементовИЛИ 9 и И 10 подают сигнал мписи 4сигнал логической единицы, который поступает через элемент И 1 О, предварительнооткрытый сигналом, поданным на еговторой вход, на командную шину 7, открывая по одному из входов вторые элементы И-НЕ 12 каждого разрядаСигнал логического нуля с выходатретьих элементов В-НЕ 13 выбранныхразрядов поступает на другой вход второго элемента И-НЕ 12, на выходе которого формируется сигнал логическойединицы, Этот сигнал поступает на одинвход первого элемента И-НЕ 11, другой вход которой открыт сигналом записи,поступающим через элемент ИЛИ 9 пошине стробирования 6, Нв Входе перВого элемента И-НЕ 11 выбранного разряда формируется сигнал логическогонуля, который поступает на шину выбора накопителя блоков 4 памяти, позволяя произвести мнись логическойединицы в выбранный по опросным 5 иадресным 8 шинам элемент памяти накопителя,На выходе первых элементов И-НЕ11 невыбранных разрядов при этом формируется сигнал логической единицы,который, поступая по шинам выбора накопителей блоков 4 памяти, запрещает запись, а тем самым и стирание информации в невыбранных разрядах ЗУ. Такимобразом осуществляется мнись информациив ЗУ без разрушения ранее записанной информации,В режиме записи с разрушением ранеезаписанной информации на свободный входэлемента И 1 О подают сигнал логического нуля, В результате этого на выходе первых элементов И-НЕ 11 Всехразрядов формируется сигнал логическогонуля, который поступает по шинам выбора накопителей блоков 4 памяти и выбирает все накопители для записи и стирания, При атом запись логической единицы в Выбранный по опросным 5 и адресным 8 шинам элемент памяти накопителей осуществляется только в выбраиных разрядах ЗУ, в остальных разрядах будет записан логический ноль, т,е,ранее мписанная информация разрушается,При воспроизведении мписанной информаиии на все шины 5 опроса одновременно подают сигнал логического нуля,который поступает по ним на шины 3управления режимом всех блоков памяти1, переводя их в режим считывания, Насоединенные входы элементов ИЛИ 9 иИ 10 подают сигнал воспроизведения -сигнал логического нуля, на свободный,вход алемента ИЛИ 9 сигнал стробирования - логическую единицу,В результате атого на выходе перВых алементов И-НЕ 11 формируется сигнал логического нуля, поступающий по шинам выбора накопителей блоков 4 памяти во все.блоки памяти, выбирая тем самым все накопители для воспроизведения информации, Произвольно изменяя адреса ЗУ, производят считывание6319 Я 3 однисно ираж илиад ППП Патент", г, Ужгород, ул. Проек информации, которая поступает с блоков 1 памяти по выходным шинам 15 навнешние устройства,Таким образом применение рассмотрен- Вной схемы значительно ращиряет областьприменения запоминающего устройства,разрешая вести запись информации какс разрушением, так и с сохранениемранее записанной информации, что поз- йволяет производить последовательную запись и произвольное воспроизведение записанной информации,Формула изобретения Запоминающее устройство, содержащее блоки памяти, шины записи, управления режимом, выбора накопителей блоков памяти и шины опроса, о т л и - чающе вся тем,что, сцельюраоширения области применения устройства путем последовательной записи информа 1 НИИПИ Заказ 6359/5 ции и пропзвольного ее воспроизведения, оно содержит элементы И, ИЛИ, шину стробирования и командную шину, а в каждом разряде три элемента И-НЕ и инвертор, при этом шины выбора накопителей блоков памяти подключены к выходу первого элемента И-Н Е один вход которого соединен с шиной стробирования, другой - с выходом второго элемента И-Н Е, один вход которого подключен к командной шине, другой - к вь ходу третьего элемента И-НЕ и ко входу инвертора, выход которого подключен к шине записи, вход элемента ИЛИ подключен ко входу элемента И, выход элемента ИЛИ- к шине стробирования, а выход элемента И - к командной шине,Источники информации принять 1 е во внимание при экспертизе;1. Полевые транзисторы н интегральные микросхемы, Технический каталог, ЦН ИИ Электроника, М 1 97 5, с, 93-98,2. Микросхем ы К 527 РУ 1 (Б КО 347 ЯО 7,ТУ), РТМ по применению.тК