Анализатор рекурентного сигнала фазового пуска

фена вс- - ;. 0 и и 64 ся"Й еРеспублик и 628630 ее ОРСКОФАУ СВИДИУВЛЬС е еЮ(23) Приоритет 251) М. Кл. 869/18-0 7/1 1 осуаврственнмй номнтет Совета Мнннстров СИР по делам нзобретенрй н открытнйликовано 15.10,78,Бюллетень щ З 8 53) УДК 621.38 .662(088.8 4) Дата опубликования описания /6.99 А, А. Сумароко Авторизобретения 1) Заявител С 5 АЛИЗАТОР РЕКУРРЕНТНОГО СИГНАЛА ФАЗОВОГО ПУСКА Изобретение относится к электросвязи и может быть использовано в системах синхронизации по циклам, а также в системах с фазовым пуском, которые для синхронизации используют рекуррентный сигнал.Известен анализатор рекуррентного сигнала фазового пуска, содержащий объединенные по информационному входу первый блок сравнения и коммутатор, к вторым входам которых подключен выход второго блока сравнения, к входам последнего подключены выходы соответствующих разрядов регистра сдвига, другие выходы соответствующих разрядов этого регистра подключены через элемент запрета к первому входу элемента ИЛИ, а к его второму входу - выход первого блока сравнения, а выход элемента ИЛИ через последовательно соединенные счетчик, блок памяти и коммутатор подключен к входу регистра сдвига, причем на соответствующие входы разрядов регистра сдвига, элемента запрета и счетчика поданы тактовые импульсы, а на соответствующие входы блока памяти и счетчика -- импульсы Исходное состояние 1,Однако известный анализатор рекурреитного сигнала фазового пуска обладает большим временем анализа рекуррентного сигнала при наличии помех.Цель изобретен ия - сокращение времени анализа рекуррентного сигнала при наличии помех.Для этого в предлагаемый анализаторрекуррентного сигнала фазового пуска введены последовательно соединенные датчик времени и анализатор ошибок, при этом выход блока памяти подключен к входу датчика времени и к второму входу анализатора ошибок, к третьему входу которого подключен выход элемента ИЛИ, а выход анализатора ошибок подключен к соответствующему входу блока памяти.На чертеже изображена функциональнаяэлектрическая схема предлагаемого анали.затора рекуррентного сигнала фазового пуска.Анализатор рекуррентного си гн ала фазового пуска содержит объединенные по информационному входу первый блок сравро нения 1 и коммутатор 2, к вторым входамкоторых подключен выход второго блока сравнения 3, к входам этого блока подклк- цены выходы соответствующих разрядов регистра сдвига 4, другие выходы сотнетстнующих разрядов которого подключены через элемент запрета 5 к первому входу элемента ИЛИ 6, к второму входу последнего подключен выход первогоблока сравнения 1, а выход элемента ИЛИ 6через последовательно соединенные счетчик7, блок памяти 8 и коммутатор 2 подключен к входу регистра сдвига 4, причем насоответствующие входы разрядов регистрасдвига 4, элемента запрета 5 и счетчика 7поданы тактовые импульсы, а на соответствующие входы блока памяти 8 и счетчика 7 - импульсы Исходное состояние,последовательно соединенные датчик 9 времени, и анализатор ошибок 10, при этом вы ход блока памяти 8 подключен к входу датчика 9 времени и к второму входу анализатора ошибок 10, к третьему входу которого подключен выход элемента ИЛИ 6, авыход анализатора ошибок 10 подключен ксоответствующему входу блока памяти 8,кроме того, предлагаемый анализатор содержит информационный вход 11, шину 12 тактовых импульсов, цгину3 импульсов Исходное состояние и выход 14 устройства.Анализатор рекуррентного сигнала фазового пуска работает следующим образом.На элемент памяти 8 и счетчик 7 пошиие 13 импульсов исходное состояниепоступает импульс, устанавливающий их висходное состояние, кроме того, соот 4ветствующие входы регистра сдвига 4,счетчика 7 и датчика 9 времени присое- З 0днняются к шине 12 тактовых импульсов.В исходном состоянии вход регистра сдвига 4 через коммутатор 2, управляемый элементом памяти 8, подключается к информа.ционному входу 11, счетчик 7 начинает счета анализатор ошибок 10 и датчик 9 времениустанавливаются элементом памяти 8 в исходное состояние и удерживается в нем.Блок сравнения 3 по информации, записываемой в регистр сдвига 4 с информационного входа 11, формирует последовательность импульсов, с которой в блоке сравнения 1 сравнивается сигнал, приходящий наинформационный вход 11,При отсутствии сигнала на информационном входе 11 срабатывает элемент запрета 5и через элемент ИЛИ 6 возвращает счет 45чик 7 к началу счета. При появлении во входном сигнале неискаженного участка, минимальное число символов в этом участке может равняться удвоенному числу разрядоврегистра сдвига 4, счетчик формирует на 50своем выходе импульс, опрокидывающий элемент 8, который прн помощи коммутатора 2замыкает обратную. связь регистра сдвига 4,проходящро через блок сравнения 3. Одновременно элемент памяти 8 разрешает работу анализатора 10 ошибок и датчика 9 времени.С замыканием обратной связи регистра. сдвига 4 на выходе блока сравнения 3 начинается автономное формирование опорной последовательности на основе символов выявленного неискаженного участка. В то же время анализатор ошибок 1 О начинает подсчет несовпадающнх символов, выявленных блоком .сравнения 1, а датчик 9 времени начинает отсчет времени. Если за время,определяемое датчиком .9 времени, число не- совпадающих символов не превышает поргг анализатора 1 О ошибок, то датчик времени 9 вырабатывает импульс, запрещающий работу анализатора 10 ошибок и поступающий на выход 14 анализатора рекуррентного сигнала. Если до срабатывания датчика 9времени анализатор 10 ошибок выявляет превышение допустимого порога ошибок количеством несовпадающих символов, то элемент памяти 8 сразу возвращается в исходное состояние. Тем самым запрещается работа анализатора О и датчика 9, они возвращаются в исходное состояние. Одновре- менно размыкается обратная связь регистра сдвига 4 коммутатором 2, и счетчик У начинает вновь выявление неискаженного участка.Введение в анализатор рекуррентного сигнала фазового пуска анализатора ошибок и датчика времени позволяет уменьшить время выявления рекуррентного сигнала при сохранении той же защиты, что и в известном устройстве от ложного выявления рекуррентного сигнала из помех и постороннего псевдослучайного сигнала. Благодаря этому сокращается общее время вхождения в синхрониэм, т.е. повышается оперативность работы систем синхронизации.Формула изобретекияАнализатор рекуррентного сигнала фазового пуска, содержащий обьединенные по информационному входу первый блок сравнения и коммутатор, к вторым входам которых подключен выход второго блока сравнения, к входам которого подключены выходы соответствующих разрядов регистра сдвига, другие выходы соответствующих разрядов которого подключены через элемент запрета, к первому входу элемента ИЛИ, к второму входу которого подключен выход первого блока сравнения, а выход элемента ИЛИ через последовательно соединенные счетчик, блок памяти и коммутатор подключен к входу регистра сдвига, причем на соответствующие входы. разрядов регистра сдвига, элемента запрета и счетчика поданы тактовые импульсы, а на соответствующие входы блока памяти и счетчика поданы импульсы Ис. ходное состояние, отличающийся тем, что, с целью сокращения времени анализа рекур. рентного сигнала .при наличии помех, в него введены последовательно соединенные датчик времени и анализатор ошибок, при этом выход блока памяти подключен к входу датчика времени и к второму входу анализатора ошибок, к третьему входу которого подкл 1 очен выход элеме 11 та ИЛИ, а выход аиалиаатора ошибок подкл 1 очен к соответствукущему входу блока памяти. 628 ЯОИсточники информации, принятые во внимание при экспертизе;1. Мартынов Е. М Синхронизация всистемах передачи дискретных сообаениб,5 М Связь, 1972, с. 198 - 201.аболотаи пи 1 Эрилиа Редактор 1. ЯноваЗаказ 5813/48ПНИИПИ Составитель А.Техред О. ЛугоТираж 8 О 5осула рстве нного ком итетапо делам изобретений35, Москва, Ж.35, РаушП 111 Патент, г Угк го в Корректор 11. ТГ 1 одписноеСонета Министров СССн открьпнйскан нэб. д. 4/5род ул 11 роектнан 4