Устройство синхронизации импульсных приемников

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ 111) 6 О 5327 Союз Советских Социалистических Республик) Опубликовано 30.04.78. Бюллетень М 1 осударственнын комитет свата Министров СССР ло делал изобретений 3) УДК 621,394.6(088.8) открыти та опубликования описания 27.04.78 Авторыизобретения В. Кузнецов и Л. М. Колпак(71) Заявител 4) УСТРОЙСТВО СИНХРОНИЗАЦИИ ИМПУЛЬСН ПРИЕМНИКОВйствс ошцоки в фа 1 лияют на ошибки информации.л в данном устросущественно1 и принимаемойзобр степ ия - улных импульсов.го в устройствоприемников, соосдинсцные сул т 1 ко зированирегистр ацЦельций выходДля этпульсныхвательно еньшецце флуктуасинхропцзацпи имдержащее последоматор входных сигИзобретение относится к технике связи ц используется для синхронизации и фазированця местных генераторов устройств оптимальной обработки сложных фазоманипулированных сигналов.Известно устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы - к соответствующим входам второго блока совпадения, а также генератор опорной частоты и объединенныс по управляющему входу первый и второй ключи, причем выход первого ключа подключен к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов Г 11 Палов, пороговый блок, первыц ц второй блоки задержки, перзый блок совпадения, третий блок задержки ц блок динамической памят 1, и продвигающим входам которого под кл 111 е 11 гыход первого блока задержки черездцфферецццру 1 ощцй блок, а выходы - к соотвстствуощцм входая второго блока совпадения, д так)11 е сцсоатор опорной частоты и объединенные по управляющему входу пер- О вый и второй ключи, причем выход первогоклночд подключен к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов, введены формирователь передних фронтов, 5 фороПрователь стробов ц последовательносоединенные дополнительный блок задержки, формирователь двух полустробов, дискриминатор ошибок, интегратор и блок управления, прц этом выход делителя частоты подключен О к входу дополнительного блока задержки ичерез формцров;1 тсл 1 стробов к управляющему входу псрвого ключа, к информационному входу которого Полк;цочец выход второго блока совпддецця чсрз формирователь переднцх фронтов, выход порогового блока через второй ключ годкл;очец к другому входу дискриминатора ошцбск, д выход генератора опорной частоты подклцочсн к управляющему вход 1 локд управления, выход которого подкл 1 о- О 1 ц к первому вхо.11 дслцтел 51 1 астоты, 605327На чертеже изображена структурная электрическая схема предложенного устройства.Устройство синхронизации импульсных приемников содержит последовательно соединенные сумматорвходных сигналов, пороговый блок 2, первый 1 3 и второп 4 блоки задержки. первый блок 5 совпадения, третий 6 блок задержки и блок 7 динамической памяти, к продвигающим входам которого подключен выход первого блока 3 задержки через дифферснцирующий блок 8, я выходы - к соответствующим входам второго блока 9 совпадения, а также генератор О опорной частоты и обьсд 1 п 1 снн 1.1 е по управляющему зходу первый 11 и второй 12 ключи, причем выход первого ключа подключен к управляющему входу делителя 13 частоты, выход которого подключен к входу формирователя 14 выходных импульсов, а также формирователь 15 передних фронтов, формирователь 16 стробов и последовательно соединенные дополнительный блок 7 задержки, формирователь 18 двух полустробов, дискриминатор 19 ошибок, интегратор 20 и блок 21 управления, при этом выход делителя 13 частоты подключен к входу дополнительного блока 17 задержки и через формирователь 16 стробов к управляющему входу первого ключа 11, к информационному входу которого подключен выход второго блока 9 совпадения через формирователь 15 передних фронтов, выход порогового блока 2 через второй ключ 12 подключен к другому входу дискриминатора 19 оши 1 бок, а вы.;од генератора 10 опорной частоты подключен к управляющему входу блока 21 управления, выход которого подключен к первому входу делителя 13 частоты.Устройство работает следующим образом.На входы сумматорапоступают огибающие входных сигналов, имеющие форму треугольного импульса. При наличии сеанса связи на выходе сумматора 1 независимо от передаваемой информации появляется периодическая последовательность импульсов с периодом Т, равным периоду манипуляции, поскольку каждый из передаваемых сигналов 1(1), с (1), Я вызывает поязленис скятого импульса ка соответствующем входе сумматора 1. С выхода сумматора 1 импульсы поступают на вход порогового блока 2 (например, триггер Ш митта), временное расположение переднего и заднего фронтов сигналов которого несет информацию о фазе входного сигнала. Импульсы с выхода порогового блока 2 поступают ня первый 3 и второй 4 блоки задерхкки, с временем задержки, равным периоду Т манипуляции. Импульс на выходе блока 5 совпадения появляется лишь в том случае, когда на вход блока 3 задержки поступают два импульса, разделенные интервалом времени Т. Импульсы с выхода блока 5 совпадения через третий блок 6 задержки поступают в блок 7 динамической памяти. Время задержки третьего блока 6 задержки значительно меньше периода Т ма Д1 О152 О 25 30 35 40 45 50 Д:) 60 нипуляции, Продвигающими для блока 7 динамической памяти являются импульсы полу 1 аемых прп дифференцировании передних фронтов выходных импульсов первого блока 3 задержки. Импульс ка вь 1 ходе второго блока 9 совпадения появляется при заполнении всех разрядов блока 7 динамической памяти, что имеет мссто лишь в случае появления на выходе порогового блока 2 не менее чем и+ следующих подряд импульсов с интервалом времени Т. Импульс с выхода цтоблокя 9 совпядсни 11 постпаст на вход формирователя 15. Выдслсш 1 ый фронт сигналя блока 9 совпадения в моменты времени, пе совпадающие с моментами поступления отрицательного строба с выхода формирователя 16, через ключ 11 поступает ца вход дс. лптсля 13 и производит в псм запись числа. оп .строб где то - коэффициент деления делителя 13., равный отношению периода Т манипуляции сложцого фазомаципулированного сигнала к1периоду сигнала генератора 10;.т опт троб - дЛИтЕЛЬНОСтЬ СтрОбнруЮщЕГО Имулнса формирователя 16.Сигнал па выходе делителя 13 появляетсяХоп .стробчерез то - периодов частоты гене 2ратора 10, Этим сигналом включаются формирователи 14 и 16. Поскольку длительность стробя т, г формирователя 16 выбирается равной удвоенному значению максимальных флуктуаций передпе 1 о фронта сигнала блока 9 совпадения, в следующем тактовом периоде импульсом с выхода формирователя 15 запись числа в делитель 13 не производится, так как ключ 1 под воздействием отрицательного строба це пропускает импульс формирователя 15 на вход делителя 13. Выходной импульс делителя 13 через дополнительный блок 17 задержки включает формирователь 18. Длительность дополнительного блока 17 задержки равна половинному значению максимальных флуктуаций переднего фронта сигнала блока 9 совпадений. Длительность каждого из полуст юбов формирователя 18 равна половинному значению суммы длительности входного сигнала и максимального зпячсция флуктуац 1 г 1 сигнала. Два полустроба поступают ня дискриминатор 19. Сигнал с выхода дискрим 1 шатора 19 через интегратор 20 и блок 21 управления в соответствии с усредненной ошибкой производит в делителе 13 добавление илп исключение импульсов генератора 10, тем самым сдвигая фазу выход 1 ц,1 х импульсов формирователя 14.Предложенное устройство позволяет уменьшить флуктуации выходных импульсов,Формула изобретенияУстройство синхронизации импульсных приемников, содержащее последовательно соеди605327 Составитель Т, МаркинаТехред Н. Рыбкина ректоры: О. Тюрина и Л. Брахнина ханова дактор Изд. Х. 410 осударственного комит по делам изобрет 113035, Москва, Ж, Заказ 590/20ИП Тираж 820а Совета Министроний и открытийаушская наб., д. 4/5 Поди псноСССР ипография, пр. Сапунова, 2 пенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы - к соответствующим входам второго блока совпадения, а также генератор опорной частоты и объединенные по управляющему входу первый и второй ключи, причем выход первого ключа подключен к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов, о т л и ч а ю щ е ес я тем, что, с целью уменьшения флуктуаций выходных импульсов, в него введены формирователь передних фронтов, формирователь стробов и последовательно соединенные дополнительный блок задержки, формирователь двух полустробов, дискриминатор ошибок, интегратор и блок управления, при этом выходделителя частоты подключен к входу дополнительного блока задержки и через формиро 5 ватель стробов к управляющему входу первого ключа, к информационному входу которого подключен выход второго блока совпадения через формирователь передних фронтов,выход порогового блока через второй ключ10 подключен к другому входу дискриминатораошибок, а выход генератора опорной частотыподключен к управляющему входу блока управления, выход которого подключен к первому входу делителя частоты.15Источники информации,принятые во внимание при экспертизе1. Лвторское свидетельство СССРМо 342301, кл. Н 04 В 1/66, 1972.