Устройство для обнаружения и исправления ошибок в кодовой комбинации

Совхоз Советских Социалистических Республик(11) 60417 О ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет Государственный квинтет Совета Министров СССР по делам иэооретений н открытий(45) Дата опубли ния описания 1 В.ОЧ,Ч И, Ключко(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК В КОДОВОЙ КОМБИНАЦИИ 2 Изобретение относится к технике связи и может использоваться в устройствах зашиты от ошибок аппаратуры передачи данных.По основному авт. св.540389 известно устройство для обнаружения и исправления ошибок в кодовой комбинации, содержащее однопороговую и двухпороговую схемы, входы которых соединены с входом устройства, причем выход двухпороговой схемы через счетчик подключен к управляющему входу первого ключа и через последовательно соединенные пер О вый ключ и блок формирования полиномов ошибок соединен с первым входом сумматора по модулю два, выход однопороговой схемы через последовательно соединенные буферный и основной накопители - с вторым входом сумматора по модулю два, выход которого подключен к информационному входу второго ключа, управляющий вход которого связан с выходом блока обнаружения ошибок, выход сумматора по модулю два подключен к входу блока обнаружения ошибок, выход которого соединен с вторым входом блока формирования полиномов ошибок,Однако такое устройство для обнаружения и исправления ошибок в кодовой комбинации обладает большим временем исправления и обнаружения ошибок в кодовой комбинации. 25 Цель изобретения - уменьшение времени исправления и обнаружения ошибок в кодовой комбинации. Для этого в устройство для обнаружения и исправления ошибок в кодовой комбинации, содержащее однопороговую и двухпороговую схемы, входы которых соединены с входом устройства, причем выход двухпороговой схемы через счетчик подключен к управляющему входу первого ключа и через последовательно соединенные первый ключ и блок формирования полиномов ошибок соединен с первым входом сумматора по модулю два, выход однопороговой схемы через последовательно соединенные буферный и основной накопители - с вторым входом сумматора по модулю два, выход которого подключен к информационному входу второго ключа, управляющий вход которого связан с выходом блока обнаружения ошибок, выход сумматора по и одулю два подключен к входу блока обнаружения ошибок, выход которого соединен с вторым входом блока формирования полиномов ошибок, введен элемент ИЛИ, первый вход которого соединен с выходом буферного накопителя, второй вход - с выходом сумматора по модулю два, а выход элемента ИЛИ подключен к5 Формула изобретения 5 О 55 входу блок обнаружения ошибок и информационному вход второго ключа.На чертеже дана структурная электрическая схема предлагаемого устройства.Устройство для обнаружения и исправления ошибок в кодовой комбинации содержит одно- пороговую 1 и двухпороговую 2 схемы, входы которых соединены с входом устройства, причем выход двухпороговой схемы 2 через счстчик 3 подключен к управляющему входу первого ключа 4 и через последовательно соединенные первый ключ 4 и блок 5 формирования полиномов ошибок соединен с первым входом сумматора 6 по модулю два, выход однопороговой схемы 1 через последовательно соединенные буферный 7 и основной 8 накопители - с вторым входом сумматора 6 по модулю два, выход которого подключен к информационному входу второго ключа 9, управляющий вход которого связан с выходом блока 10 обнаружения ошибок, выход сумматора 6 п модулю два подключен к входу блока 10 обнаружения ошибок, выход которого соединен с вторым входом блока 5 формирования полиномов ошибок, элемент ИЛИ 11, первый вход которого соединен с выходом буферного накопителя 7, второй вход - с выходом сумматора 6 по модулю два, а выход элемента ИЛИ 11 подключен к входу блока 1 О об. кружения ошибок и информационному входу второго ключа 9.Устройство работает следующим образом.Принятая кодовая комбинация одновременно поступает на входы однопороговой 1 и двух- пороговой 2 схем, С выхода однопороговой схемы 1 кодовая комбинация, состоя 1 цая из О и 1, через буферный накопитель 7 вводится в основной накопитель 8 и одновременно через элемент ИЛИ 11 - в блок 10 обнаружения ошибок, второй ключ 9 находится в закрытом состоянии. Во время заполнения основного накопителя 8 блок 10 обнаружения ошибок анализирует принятую комбинацию и при необнаружении ошибки выдает сигнал в блок 5 формирования полиномов ошибок и на управляющий вход второго ключа 9, открывая его. Блок 5 формирования полиномов ошибок, восприняв сигнал верно, полином ошибки на сумматор 6 по модулю два не выдает, так как в комбинации ошибки отсутствуют, Кодовая комбинация из основного накопителя 8 поступаетчерез сумматор 6 по модулю два и элемент И.1 И 11 на открытый второй ключ 9 и далее непосредственно на выход устройства.В это время в результате анализа каждого принимаемого элемента кодовой комбинации, на выходе двухпороговой схемы 2 появляется сигнал стирания в том случае, если принятый элемент не может быть отождествлен ни с 1, ни с;О, Эти ненадежные элементы чер: з открытый первый ключ 4 подаются в блок 5 формирования полиномов ошибок и подсчитываются счетчиком 3. Число вводимых в блок 5 формирования полиномов ошибок ошибочнь;х символов не должно превышать 5 1 О 15 20 25 30 35 Щ заданной величины, в соответствии с этим и емкость сче.ика выбирается равной заданной. Поэтому, при появлении стираний в количестве больше заданного, выходной импульс от счетчика 3 закрывает первый ключ 4, прекращая ввод стираний в блок 5 формирования полиномов ошибок.Если в первом цикле проверки блок 10 обнаружения ошибок обнаруживает ошибку, то комбинация выдается на проверку второй раз, но уже основного накопителя 8, и при этом блок 5 формирования полиномов ошибок формирует полином однократной ошибки, который на сумматоре 6 по модулю два осуществляет первое исправление принятой комбинации. Исправленная комбинация проверяется блоком 10 обнаружения ошибок, который при необнаружении ошибки выдает сигнал в блок 5 формирования полиномов ошибок и на управляющий вход второго ключа 9, открывая его. Блок 5 формирования полиномов ошибок, восприняв сигнал верно, формирует полином однократной ошибки аналогичный предыдущему, и исправленная комбинация в очередном цикле через открытый второй ключ 9 поступает на выход устройства. Если блок 10 обнаружения ошибок обнаруживает ошибку в первом варианте исправленной комбинации, то проверка продолжается до первого необнаружения ошибки в каком-либо из вариантов исправленной комбинации. При этом исправленная комбинация в очередном цикле работы через открытый второи ключ 9 поступает на выход устройства. Если ошибка будет обнаружена при всех циклах проверки, включая и последний, при котором комбинация исправляется при помощи полинома многократной ошибки, то блок 10 обнаружения ошибок фиксирует наличие в принятой комбинации неисправляемой ошибки, о чем выдает сигнал на выход, В системах с решающей обратной связью этот сигнал используется для организации переспроса искаженного сообщения,Предлагаемое устройство дает возможность уменьшить время исправления и обнаружения ошибок в кодовой комбинации в два раза по сравнению с известным при незначительшм усложнении конструкции устройства,Устройство для обнаружения и исправления ошибок в кодовой комбинации по авт. св. М 540389, отличающееся тем, что, с целью уменыиения времени исправления и обнаружения ошибок в кодовой комбинации, введен элемент 1 ЛИ, первый вход которого соединен с выходом буферного накопителя, второй вход - с выходом сумматора по модулю два, а выход элемента ИЛИ подключен к входу блока обнаружения ошибок и информационному входу второго ключа.,ноно коки,е и Сонн Яннисров СЫ нзо 5 рс ений и от крытий а, )К.35,шскан нао., д. Рилиал П 11 П Патеи:н: н. ул. Проектнан корот Составитель БРедактор,1. Гребеиникова