Многоканальный преобразователь частоты в код

(11) 598237 ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советскии Социалистических Республик, свилолнительное к а 3 К 13/24 5 (21) 21 97978/1 8(22) Заявлено 08 с присоединением заявк осударстеенныи комитетСовета Министров ССорпо делам изобретенийи открытий, Д, Диптан,2) Авторы изобретен 71) Заявитель евское проектно-конструкторское бюро автоматизированных систем управления 54) МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЬВ КОД Изобретение относится к импульсной те нике,Известен многоканальный преобразовательчастоты в код, содержащий пересчетные устройства, формирователи, шифратор каналов,логический элемент ИЛИ, измерительный счетчик, генератор, логические элементы И, блокуправления, блок памяти 11.Данный преобразователь не обеспечиваетнеобходимого быстродействия.Наиболее близким по технической сущности ок предлагаемому является преобразователь, содержаший блок памяти, входы управления которого подключены к выходам блока логических элементов И, одни входы которых соединены с выходами измерительного счетчика, а другие входы - с первым выходом генератора 15калиброванной частоты, другой выход которогосоединен с одним входом измерительного счетчика, второй вход которого подключен к выходу блока управления; М каналов, каждый изкоторых состоит из логического элемента запрет, один вход которого соединен с источником преобразуемого сигнала, а выход и второйвход соединены соответственно со входом ивыходом пересчетного устройства, и двух генераторов одиночных импульсов, один из входовкаждого из которых соединен с выходом гене ратора калиброванной частоты, второй вход одного из генераторов одиночных импульсов соединен с выходом пересчетного устройства, а выходы генераторов одиночных импульсов подключены к соответствующим входам блока памяти Г 21.Такой преобразователь также отличается низким быстродействием.Цель изобретения - повышение быстродействия.Это достигается тем, что в предлагаемый многоканальный преобразователь введен многовходовый логический элемент И, входы которого соединены с выходами пересчетных устройств каждого канала, а выход соединен со входом блока управления, а в каждый из Х каналов введены блок установки коэффициента пересчета, выход которого соединен с соответствующим входом пересчетного устройства, и триггер, один из входов которого соединен с выходом логического элемента запрет, а, выход соединен со вторым входом второго генератора одиночных импульсов, при этом вторые входы триггеров и третьи входы пересчетных устройств всех Х каналов соединены между собой и подключены к выходу блока управления.Структурная электрическая схема предлагаемого преобразователя приведена на чертеже,Преобразователь состоит из Х каналов 1 - 3,каждый из которых содержит логический элемент запрет 4, пересчетное устройство 5,блок 6 установки коэффициента пересчета,триггер 7, генераторы 8, 9 одиночных импульсов; генератора 10 калиброванной частоты, измерительного: счетчика 11, блока 12 логических элементов И, блока 13 памяти, многовходового логического элемента И 14, блока 15управления.На входы 16 в 18 поданы входные преобра 1 Озуемые сигналы.Принцип работы преобразователя заключается в следуюШем,Перед началом измерений, в зависимостиот диапазонов частот входных сигналов и требуемой точности преобразования, в каждом 15канале с помощью блока установки коэффициента пересчета, задаются соответствующиекоэффициенты для пересчетных устройств.В каждом цикле измерений блок 15 формирует .сигнал, сбрасываюший в исходные сосн готояния пересчетные устроиства каналов, триггеры каналов и измерительный счетчик 11. Приэтом каждый канал преобразователя работаетсяедуюшим образом.Пересчетное устройство разрешает прохождение измеряемого сигнала через элемент зап- г 5рета на входы пересчетного устройства и триггер, а измерительный счетчик 11 начинает подсчитывать импульсы генератора 10.Триггер канала фиксирует момент появления первого импульса на выходе элемента запрета, разрешая прохождение импульсов гене- ЗОратора калиброванной частоты, сдвинутого пофазе относительно импульсов счета, .через генератор 8 на соответствуюший адресный входблока памяти.Одновременно тем же импульсом генератора 10 через блок 12 по заданному адресу осугцествляется запись кода измерительного счетчика в блок памяти.По окончании счета пересчетного устройства соответствующий этому моменту код измерительного счетчика 11 аналогичным образом 40записывается в блок памяти и запрешаетсяпрохождение сигнала через соответствующийэлемент запрета.В момент окончания счета на пересчетныхустройствах. во всех каналах на выходе элемента И 14 формируется сигнал окончания измерения, поступающий в блок 15.Вычисление измеренных значений частотыпроизводится по формулеГхп 1х 1 1 о 50где 1; - результат измерения в 1-м канале;Г, - . калиброванная частота;и, - коэффициент пересчета в 1-м канале;Х - код измерительного счетчика воъ55момент начала отсчета в 1-м канале;Я 14 - код измерительного счетчика после заполнения пересчетного устройства в 1-мканале. Использование в преобразователе элементов, обеспечиваюших фиксацию моментов появления сигналов в каналах в начале каждого цикла измерений позволяет сократить время измерений при заданной точности преобразования.Применение схем установки коэффициента пересчета позволяет более рационально использовать преобразователь в диапазоне измеряемых частот и сократить разрядность запоминаюшего устройства.Формула изобретенияМногоканальный преобразователь частоты в код, содержащий блок памяти, входы управления которого подключены к выходам блока логических элементов И, одни входы которых соединены с выходами измерительного счетчика, а другие входы - с первым выходом генератора калиброванной частоты, другой выход которого соединен с одним входом измерительного счетчика, второй вход измерительного счетчика подключен к выходу блока управления; 1 Х 1 каналов, каждый из которых состоит из логического элемента запрет, один вход которого соединен с источником преобразуемого сигнала, а выход и второй вход элемента запрет соединены соответственно со входом и выходом пересчетного устройства, и двух генераторов одиночных импульсов, один из входов каждого из которых соединен с выходом генератора калиброванной частоты, второй вход одного из генераторов одиночных импульсов соединен с выходом ересчетного устройства, а выходы генераторов одиночных импульсов подключены к соответствующим входам блока памяти, отличающийся тем, что, с целью повышения быстродействия, в него дополнительно введен многовходовый логический элемент И, входы которого соединены с выходами пересчетных устройств каждого канала, выход дополнительного логического элемента И соединен со входом блока управления, а в каждый из Я каналов дополнительно введены блок установки коэффициента пересчета, выход которого соединен с соответствующим входом пересчетного устройства, и триггер, один из входов которого соединен с выходом логического элемента запрет, а выход триггера соединен со вторым входом второго генератора одиночных импульсов, при этом вторые входы триггеров и третьи входы пересчетных устройств всех Я каналов соединены между собой и подключены к выходу блока управления.Источники информации, принятые во внима.ние при экспертизе:1. Авторское свидетельство СССР296051,кл. 6 01 К 23/02, 1971.2. Акцептованная заявка Великобритании1301568, кл. 6 4 Н, 29.12.71.598237 Составнтеаь Т. Артюклрсч О ЛуговаяТираж 086И 1 Иос у да рст ве по д,ат 113035 Чок в Фидиаи 11111 а