Аналого-цифровой преобразователь

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1нц 58863 Союз СоветскихСоциалистических Республик е(43) Опубликовано 15.01.78. БюллетеньСовета 3 йинистров СССРпо делам изобретений 53) УДК 681.325(088,8 н открытии 5) Дата опубликовани сания 20,01.78) Заявитель рдена Ленина институт к 54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ 5 Вго си ке 5 чит, обра 0 при ости от величи. е. в зависимо ступени преобр имости от соот сигналу фазо дешифратор аы преобразуемти от кода в базования), а зна.етствующего превого сдвига Лр;,12 происходит зависим гнала (тгрубойв завис уемому помощи Изобретение относится к вычислительной технике,По основному авт. св, 477541 известен аналого-цифровой преобразователь, содержащий фазовращатель, первый вход которого соединен с выходом генератора опорного напряжения, и с первым входом первого блока пороговых элементов, второй вход фазовращателя соединен с выходом блока компенсирующего тока, а выход соединен с первым входом ключа и со вторым входом первого ключа пороговых элементов, выход которого через первый шифратор соединен с входом первого блока регистра числа, второй вход ключа соединен с выходом блока управления, а выход соединен с первым входом второго блока пороговых элементов, выход которого через второй шифратор соединен со входом второго блока регистра числа. Однако это устройство имеет низкое быстродействие.С целью повышения быстродействия, в предлагаемый аналого-цифровой преобразователь введены фазовращатель смещения, дешифратор и дополнительный блок компенсирующего тока, причем выход первого шифратора через дешифратор соединен со входами блока компенсирующего тока и дополнительного блока компенсирующего тока, выход которого соединен с третьим входом фазовращателя, первый вход которого через фазовращанетики АН Украинской СС тель смещения соединен со вторым входом второго блока пороговых элементов.На фиг. 1 показана структурная электрическая схема предлагаемого устройства; на фиг. 2 - диаграмма, поясняющая принцип его работы.Аналого-цифровой преобразователь содержит фазовращатель 1, генератор опорного напряжения 2, грубую ступень преобразования, 0 состоящую из последовательно включенныхблока 3 пороговых элементов, шифратора 4, блошка 5 регистра числа; блок компенсирующего тока б; ключ 7; точную ступень преобразования, состоящую из последовательно вклю ченных блока 8 пороговых элементов, шифратора 9, блока 10 регистра числа; фазовращатель смещения 11; дешифратор 12; блок 13 компенсирующего тока; блок 14 управления.Устройство работает следующим образом, 0 Кодирование входного аналогового сигнала(тока) 1 при помощи грубой ступени преобразования происходит так же, как и в устройстве-прототипе.3включение одного из блоков (6 или 13) или выключение обоих блоков 6 и 13.Если ю(хар,4=р, (точка А, фиг. 2), то включается блок 6, который генерирует ток нужной величины и полярности, При этом фаза напряжения на выходе фазовращателя 1 сдвигается вправо на велич.пи, зависящую от кода в блоке 5 грубой ступени преобразования (по направлению к точке срсм=срх 4).Если (хб(ах 2 рх 8 (точка В, фиг. 2), то включается блок 13, который генерирует ток нужной величины и полярности. При этом фаза напряжения на выходе фазовращателя 1 сдвигается влево на величину, зависящую от кода в блоке 5 грубой ступени преобразования (по направлению к точке ).Если фх 4=фсм(хгзх 5 (точка С, фиг, 2), то блоки 6 и 13 выключены.В устройстве независимо от величины преобразуемого сигнала компенсация сдвига фазы опорного напряжения на выходе фазовращатсля 1 производится так, что компенсиру 888631 ющий ток, необходимый для осуществления этой компенсации, не превышает величины, равной половине диапазона измерения преобразуемого сигнала, что примерно вдвое 5 меньше, чем в устройстве - прототипе.Быстродействие преобразователя вдзо выше быстродействия устройства - прототипа.Формула изобретения10 Аналого-цифровой преобразователь поавт. св, 477541, отл и ч а ю щ и й с я тем, что,с целью повышения быстродействия, в неговведены фазовращатель смещения, дешифратор и дополнительный блок компенсирующего15 тока, причем выход первого шифратора черездешифратор соединен со входами блока компенсирующего тока и дополнительного блокакомпенсирующего тока, выход которого соединен с третьим входом фазовращателя, пер 20 вый вход которого через фазовращатель смещения соединен со вторым входом второгоблока пороговых элементов,.ха 2 каз 3165/14НПО Го Изд.131 Ти сударственного комитета Совет по делам изобретений и от 3035, Москва, Ж, Раушская