Преобразователь интервала времени в цифровой код
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 588630
Автор: Самусь
Текст
и 1 588630 Саюэ Советских Социалистических Республик) 2398993/ 1) М. Кл, Н ОЗК 13/ явки сударстеенный комитет вета Министров СССР(45) Дата опубликования описания 20.01.78 3) УДК 681.325(088,8 а делам нэобретени и открытий71) Заявитель 4) ПРЕОБРАЗОВАТЕЛЬ ИНТЕРВАЛА ВРЕМЕНИ В ЦИФРОВОЙ КОДтриггер первого зряда 2, первый и 4, первый, вто, линию задержзадержки 9, логи, расширитель тра Изобретение относится к радиотехнике, импульсной технике и может быть использовано в цифровых измерителях интервалов времени.Известен преобразователь интервала времени в цифровой код, содержащий генератор счетных импульсов, временной селектор, счетчик импульсов и устройство цифрового отсчета 1 Ц.Недостатком известного устройства является наличие погрешности преобразования из-за смещения перебросов триггера, обусловленное крутизной фронта импульса,Известен другой преобразователь, содержащий последовательно соединенные триггеры, триггер управления, два вентиля и линию задержки 21.Недостатком известного преобразователя является низкая точность преобразования, что объясняется тем, что триггер первого разряда уменьшает погрешность дискретности отсчета вдвое при неизменной частоте счетных импульсов только для заднего фронта преобразуемого интервала времени.С целью повышения точности преобразования в преобразователь, содержащий триггеры первого и второго разрядов, два вентиля, линию задержки, включенную между вентилями, и триггер управления, выходы которого соединены соответственно с управляющими входами первого и второго вентилей, введены первый и второй элементы ИЛИ, третий вентиль, дополнительная линия задержки, блок дифференцирования, элемент отрицания и раси иритель импульсов, причем входы первого и третьего вентилей объединены, а управляющий вход последнего подключен к управляющему входу второго вентиля, выход которого присоединен к одному из входов первого элемента ИЛИ, второй его вход через последо вательно включенные элемент отрицания иблок дифференцирования подключен к управляющему входу первого вентиля, а выход - к счетному входу триггера первого разряда, выход третьего вентиля соединен с одним пз 5 входов второго элемента ИЛИ и через расширитель импульсов - с управляющим входом элемента отрицания, при этом второй вход второго элемента ИЛИ через дополнительную линию задержки подсоединен к вы ходу триггера первого разряда, а выход его -к счетному входу триггера второго разряда,На чертеже представлена блок-схема устройства. 5 Преобразователь содержразряда 1, триггер второго и второй элементы ИЛИ 3 рой и третий вентили 5, б ки 8, дополнительную линию О ческий элемент отрицания5 1 О 15 импульсов 11, блок дифференцирования 12 итриггер управления 13.Преобразователь работает следующим образом.В исходном состоянии на выходах триггера 13 низкий и высокий потенциал. Системаэлементов выбрана так, что открыт тольковентиль 5, Триггеры 1 п 2 находятся в нулевом состояи.В момент поступления старт-импульса навход триггера 13, последний опрокидывается,вентили 6 и 7 открываются, а вентиль 5 закрывается, При этом на вход линии задержки8, рассчитанной на полупериод следованиясчетных импульсов, счетные импульсы не поступают, но через открытый вентиль 6 и элемент ИЛИ 3 на вход триггера 1 проходит задержанный импульс с выхода линии задержки8, если старт-импульс находится в первом полупериоде счетных импульсов. Этот задержанный импульс опрокидывает триггер 1 в состояние 1. Если же старт-импульс находится вовтором полупериоде счетных импульсов, вентиль 5 открывается уже после прихода задержанного импульса и поэтому триггер 1 остаегся в исходном состоянии О,Одновременно после прихода старт-импульса счетные импульсы поступают через вентиль7 и элемент 4 на счетный вход триггера второго разряда 2. При этом счетные импульсыс выхода вентиля 7 поступают на вход расширителя импульсов 11, который формирует насвоем выходе импульсы с длительностью, равной полупериоду счетных импульсов.В момент поступления стоп-импульса навход триггера 13 последний устанавливается висходное состояние, вентили 6 и 7 закрываются, а вентиль 5 открывается, Положительный перепад напряжения на выходе триггера13 дифференцируется блоком 12. Импульс свыхода блока 12 проходит через элемент 10и элемент ИЛИ 3 на счетный вход триггера 1,если стоп-импульс находится во втором полупериоде счетных импульсов. Этот импульсопрокидывает триггер 1. Если триггер 1 находился до этого в состоянии 1, то он возвращается в состояние О и импульс с его выходачерез линию задержки 9 и элемент 4 поступает на счетный вход триггера второго разряда 2. Линия задержки 9 имеет время задержки большее времени переходных процессов в триггере 2,Если стоп-импульс находится в первом полупериоде счетных импульсов, то импульс с 20 25 30 35 40 45 50 выхода блока 12 не пройдет через элемент отрицания 10, так как на управляюций вход последнего в течение первого полупериода счетных импульсов подается запрещающее напряжение с выхода расширителя импульсов 11. При этом триггер 1 не изменит своего состояния.Таким образом триггер младшего разряда 1 в счете не участвует и его быстродействие может быть существенно ниже быстродействия триггера 2. Вместе с тем триггер 1 вдвое уменьшаег погрешность дискретности отсчета при неизменной частоте счетных импульсов. Г 1 ри этом среднеквадратическая погрешность дискретности для начала и конца преобразуемого интервала времени одинакова. Формула изобретенияПреобразователь интервала времени в цифровой код, содержащий триггеры первого и второго разрядов, два вентиля, линию задерж ки, включенную между вентилями, и триггер управления, выходы которого соединены соответственно с управляющими входами первого и второго вентилей, отличающийся тем, что, с целью повышения точности преобразования, он снабжен первым и вторым элементами ИЛИ, третьим вентилем, дополнительной линией задержки, блоком дифференцирования, элементом отрицания и расширителем импульсов, причем входы первого и третьего вентилей объединены, а управляющий вход последнего подключен к управляющему входу второго вентиля, выход которого присоединен к одному из входов первого элемента ИЛИ, второй его вход через последовательно включенные элемент отрицания и блок дифференцирования подключен к управляющему входу первого вентиля, а выход - к счетному входу триггера первого разряда, выход третьего вен тиля соединен с одним из входов второго элемента ИЛИ и через расширитель импульсов - с управляющим входом элемента отрицания, при этом второй вход второго элемента ИЛИ через дополнительную линию задержки подсоединен к выходу триггера первого разряда, а выход его - к счетному входу триггера второго разряда,Источники информации,принятые во внимание при экспертизе 1. Мирский Г. Я. Радиоэлектронные измерения, Энергия, М., 1975, с, 176.2. Авторское свидетельство СССР Мэ 427468, кл. Н 03 К 13/20, 1974,588630 Составитель М, БарашковТехред А. Камышникова Корректор Н. Федорова Редактор Н. Каменская Подписное Типография, пр. Сапунова, 2 Заказ 3165/13 Изд. Мо 131 Тираж 1080 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5
СмотретьЗаявка
2398993, 23.08.1976
СЕВЕРО-ЗАПАДНЫЙ ЗАОЧНЫЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ
САМУСЬ АЛЕКСАНДР АНТОНОВИЧ
МПК / Метки
МПК: H03K 13/20
Метки: времени, интервала, код, цифровой
Опубликовано: 15.01.1978
Код ссылки
<a href="https://patents.su/3-588630-preobrazovatel-intervala-vremeni-v-cifrovojj-kod.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь интервала времени в цифровой код</a>
Предыдущий патент: Фазочувствительный преобразователь напряжения в цифровой код
Следующий патент: Аналого-цифровой преобразователь
Случайный патент: Кристаллизатор для электрошлакового переплава металла