Регистр сдвига

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(51) М. Кл,Ст 11 С 19 явки ЭЙ соединениетя ваиаратвввак 1 авкат Йввата Маааатрав ВЫ вв ааааа ваобрвтваава втарктвв(088.8) торы аревский и В.М.Некрасов изобретения Заявитель 4) ЕГИСТР СДВИ к автоматике и пред- квазистати- ельно-послемации.га на ИДП- инхронная за- существляеттактовых сигшинах 1. этого устройство сопервый из которых ссогласующим каскадром и вторым ключои второго ключей суправляющими шинаязан с выходом треткОдовой шиной.иг. 1 представлена прма предложенного реги держит тр оединен с ом, треть м входы оединены ми, третий ьего инве ключа,третьи инверт 5 первог вторыми ключ с тора и На а ная схципиальра; наго рабофиг. 2 - временные диаграммыты. Регистр сдвига тический триггер с 5 связью, состоящий тельно соединенных и первого согласую рого согласующего инвертор 5, третий ЯО б, входную 7 и вых вые управляющие ши ственно, шину пита 13 и 14, вторые уп и 16, кодовую шину б литания .8. Принцип работы регистра ясняется временными диаграм жений и выходных сигналов д применения р-канальных МДП 80 ров и питания схемы от истоНаиболее близким по техническойсути к изобретению является регистрсдвига, содержащий квазистатическийтриггер, состоящий из двух последовательно соединенных инверторов, входи выход которых соединены с первымсогласующим каскадом, вход первогоинвертора связан через второй согласующий каскад с входной шиной, а выход - с третьим согласующим каскадом,входы согласующих каскадов соответственно соединены с первыми управляющими шинами, и третий инвертор ) 21.Однако зти устройства не позволяютосуществить построение регистров сдвига с параллельно-последовательной записью,цельласти пр дзига поами напря я случая ранзистоника отИзобретение относится ке и вычислительной техни назначено для построения ческих регистров с паралл довательной записью инфорИзвестны регистры сдви транзисторах, в. которых с пись в разрядные ячейки о ся только при отсутствии налов на соответствующих содержит квазистаодной прерывающейс уз двух последова.инверторов 1 и 2 щего каскада 3, вто каскада 4, третийсогласующий каскад одную 8 шины, перны 9 и 10, соответния 11, ключи 12, равляющие шины 1517 и общую шинурицательного напряжения, где 19 и 20- первые управляющие сигналы, 21 и 22 - вторые управляющие сигналы, 23 - сигнал на входной шине 7, 24 - сигнал по кодовой шине 17 и 25 - сигнал на выходной шине 8.В режиме последовательной ааписи информации на шину 16 подается высокий,уровень отрицательного напряжения, ключ 12 в открытом состоянии, а на шины 15 и 17 - нулевой уровень напря- Ю жения, обеспечивающий эапирание ключей 13 и. 14.С приходом первого управляющего сигнала на шины 9 и 10 согласующие каскады 3 и 6 закрываются. При этом 15 разрывается одна перекрестная связь квазистатического триггера и отключается вход третьего инвертора 5 от выхода первого инвертора 1, что обеспечивает на выходной шине 8 поддержание З 1 уровня напряжения, соответствующего состоянию ячейки до поступления тактовых сигналов, благодаря заряду, сохраняющемуся на входной паразитной емкости третьего инвертора 5; открывается второй согласующий каскад 4, че" рез который: сигнал, присутствующий на входной шине 7, поступает на вход инвертора 1. По окончании Первого управляющего сигнала закрывается второй согласующий каскад 4 и открываются, согласующие каскады 3 и 6, что обеспечивает перекрестное соединение инвертора 1 и 2, образующее триггер, и подключение третьего инвертора 5 к выходу первого инвертора 1. При этом на выходной шине 8 устанавливается уровень напряжения, соответствующий новому логическому состоянию, записанному в ячейку во время действия тактовых сигналов. 40В режиме параллельной записи кода на шину 16 подается нулевой уровень напряжения, запирающий,ключ 12, а на шину 15 - сигнал разрешения записи кода (высокий уровень отрицательного 45 напряжения), открывающий ключ 13. Прн этом вход инвертора 5 отключен от выхода инвертора 1 и через ключ 13 подключен к общей шине. Так как нижний транзистор третьего инвертора в этом 60 случае будет заперт, то уровень напряжения на выходной шине 8 будет определяться только состоянием ключа 14, который управляется сигналом по кодовой шине 17. Таким образом, независимо от Состояния квазистатического триггера на выходной шине 8 ячейки устанавливается логический уровень, соответствующий инвертированному кодовому сиг" налу 24 на кодовой шине 17, который при поступлении тактовых сигналов переписывается в следующую ячейку.Кодовый сигнал на шину 17 должен подаваться только при наличии на вторых управляющих шинах 16 и 15 инверсного и прямого. сигналов разрешения адресного опроса, В режиме последовательного опроса на кодовую шину 17 подается нулевой уровень напряжения, соответствующий логическому нулю.На фиг, 2 первые два тактовых сиг- нала соответствуют режиму последовательной записи информации, а два последних - режиму параллельной записи информации в ячейку.Для изготовления регистра с параллельно-последовательной записью информации на основе предлагаемой ячейки . можно испольэовать, любую стандартную технологию МДП-структур с р-или й - каналом. Формула изобретенияРегистр сдвига, содержащий квази- статический триггер, состоящий иэ двух последовательно соединенных инверторов, вход и выход которых соединены с первым согласующим каскадом, вход первого инвертора связан через второй согласующий каскад с входной шиной, а выход с третьим согласующим каскадом, входы согласующих каскадов соответственно соединены с первыми управляющими шинами, и третий инвертор, о т л и ч а ю щ и йс я тем, что, с целью расширения области его применения, он содержит три ключа, первый нз которых соединен с третьим согласующим каскадом, третьим инвертором и вторым ключом,входы первого и второго ключей соединены со вторыми управляющими .шинами, третий ключ связан с выходом третьего инвертора и кодовой шиной.Источники информации, принятые вовнимание при экспертизе:1. Авторское свидетельство 1342223,кл. С 7 11 С 19/28, 06.72.2. Патент США й 3406346,кл. 328"37, 20.04.66.