Устройство микропрограммного управления

Номер патента: 583435

Автор: Платонов

ZIP архив

Текст

Союз Советакии Социалистических Республик(61) Дополнительное к авт. свид ву 51) М, Кл,606 Р 21) 2324477/ Л 8-24 Заявлено 11,02.7 присо пением заяв ои аоударатвенныи намнт Совета Ииниотроа ССС оо делам изобретений н отирьтий(45) Дат убликовапия описания 2.0, 12. 7(72) Автор изобретен В, А, Плато Тагвнро ский ред им, В, Ь нический институтлмыкова 1) Заявитель(54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к вычислительнойтехнике, в частности к устройствам микропрограммного управления, и может бытьиспользовано при создании микропрограммныпроцессоров.Известно устройство микропрограммногоуправления, содержащее блок композиционной памяти, усилители, дешифратор, схемувыбора, регистры адреса микрокоманды,схему управления, группы схем И, группусхем ИЛИ, триггер управления, блок объединения признаков условного перехода, элементы И, ИЛИ 11.Однако для его реализации необходимызначительные затраты оборудования,Наиболее близким к изобретению по технической сущности и достигаемому резулнтату является устройство микропрограммного управления, содержащее блок постоянной памяти, выход которого соединен с регистром микрокоманды, дешифратор микрокоопераций выход которого соединен с первым входом формирователя функциональныхсигналов, регистр кода операции, выход которого с ое динен с первым входом регистра адреса, блок синхронизации, выход карогосоединен со вторыми входами формирователя функциональных сигналов и регистра, адресапервым входом блока постоянной памяти,причем первый, второй выходы регистрамикрокоманды соединены соответственно совходом деШифратора микроопераций и с третьим входом регистра адреса, выход которого соединен со вторым входом блока постоянной памяти, а выход формирователя функциональных сигналов. является первым выходом устройства 12,Однако процесс составления машинныхпрограмм, например, для еычисления сложных математических выражений осуществляется либо вручную, либо с цомошью специальной обрабатывающей программытранспятора, что увеличивает общее времярешения задачи, т,е, снижает быстродействие устройстваЦель изобретения - повышеыие быстродействия устройства,Для этого устройство содержит первый ивторой блоки магазинной памяти и блок сравнения приоритетов символов, причем выходформирователя функциональных сйгнакйов соединен с первыми входами второго блока магазинной ламяти и блока сравнения приоритетов символов, второй вход и первый, второй выходы которого соединены соотоветственно с выходом и входом первогоблока магазинной памяти и со входом регистра кода операций, третий вход блокасравнения приоритетов символовй второйвход и вы:од второго блока магазинной10памяти являются соответственно первым,вторым входами и вторым выходом усгройства,На чертеже приведена структурная схема5устройства,Устройство микропрограммного управления содержит блок 1 сравнения приори20 твтов опмвопов, первый блок 2 мвоввиквой памяти, регистр 3 кода операции, блок 4 синхрониэеции, второй блок 8 магазинной памяти, входы 6,7, выход 8, блок 9 постоянной памяти, регистр 10 адреса, ре гистр 11 микрокоманды, дешифратор ,12 ф микроопераций, формирователь 13 функциональных сигналов, выход 14,Устройство работает следующим образом,Решаемая задача, например системадифференциальных уравнений в нормальнойформе, записанная вместе с начальнымизначениями функций и производных на алгоритмическом языке, поступает в порядкезаписи на входы 6,7 устройства. Причем,функциональные символы и разделители по йступают по входу 6 в блок 1, а операнды(числа и символы переменных) по входу 7в блок 5 и заполняют его в порядке постуий,ления таким образом, что на выходе блока,8 всегда находится операнд, записанный в.этот блок последним,В блоке 1 происходит сравнение приоритета символе, поступившего по входу 6 с приоритетом символа, находящегося на вы р ходе блока 2.Операции, имеющие больший приоритет,выполняются раньше . тех, которые имеют меньший приоритет. Поэтому, если поступивший функциональный символ имеет не больший приорит,т, не больший находящего, с." на выходе бчоке 2, то функциональный символ извлекается иэ блока 2 и записывается в регистр 3, Если же наоборот, то поступивший символ записывается в блок 2 в качестве очередног о, а в блоке 1 начи нается анализ следующего символа, посту",пившего ко входу 6.функциональный символ, записанный врегистр 3, передается в регистр 10, гдеопределяется фиксированный адрес ячейкиблока 9, начиная с которой записана микропрограмма выполнения операции, определяемой кодом операции в регистре 3.Из блока 9 последовательно выбираютсямикрокоманды, дешифрируются дешифрато-ром 12, и по ним формирователем 13 формируются функциональные сигналы, которыеиспользуются для выборки из блока 8 очередных операндов. Эти же сигналы используются для управления работой арифметикологического,блока и других блоков процессора (на чертеже не показаны) по выполнению операций над выбранными операндами.Результаты выполнения операции записываются в блок 5, а в блок 1 подаетсяуправляющий сигналй разрешающий записьследующего символа в регистр 3. Так продолжается до тех пор, пока не будет решенався задача,Изобретение позволяет увеличить быстродействие устройства путем устранения необходимости использования специальнойпрограммы, а также за счет совмещенияэтапа трансляции с этапом решения.формула иэобрете,нияУстройство микропрограммного управле- ния, содержащее блок постоянной памяти, выход которого соединен с регистром микрокоманды, дешифратор микрокоопераций, выход которого соединен с первым входом формирователя функциональных сигналов, регистр кода операции, выход которого соединен с первым входом регистре адреса, блок синхронизации, выход которого соединен со вторыми входами формирователя функциональных сигналов и регистра адре са, с первым входом блока постоянной па-йо.мяти, причем первый, второй выходы регистра микрохоманды соединены соответственно со входом дешифратора микроопераций и с третьим входом регистра адреса, выход которого соединен со вторым входом блока постоянной памяти, а выход формирователя функциональных сигналов являеъся первым выходом устройства, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит первый и второй блоки магазинной памяти и блок сравнения приоритетов символов, причем выход Формирователя функ иональных сигналов соединен с первыми входами второго блока, Сердюк Подписноевета Министров Сытийнаб., д. 4/5 Тираж 818ственного комитета Сам изобретений и откросква, Ж, Раушская Заказ 4895/54 БНИИПИ Госуда по д 113035, МФилиал П тент, г. Ужгород, ул.Проектная, 4 5магазинной памяти и блока сравнения приоритетов символов, второй вход и первый, второй выходы которого соединены соотЬет.ственно с выходом и входом первого блока магазинной памяти и со входом регистра кода операций,третийвходблока сравненияприоритетов символов, второй вход и выход второго блока магазинной памяти являются соответственно первым, вторым входами и вторым выходом устройства,Источники информации, принятые во внимание при;экспертйзе: 1, Авторское свидетельство СССР,Мо 437073, кл. 3 06 Р 9/14 у 1972, 2. Каган Б, М Каневский М. М, Цифровые вычислительные машины и системы, М. "Энергия", 1974, с 365, рис, 5-2

Смотреть

Заявка

2324477, 11.02.1976

ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. Д. КАЛМЫКОВА

ПЛАТОНОВ ВАЛЕНТИН АЛЕКСЕЕВИЧ

МПК / Метки

МПК: G06F 9/16

Метки: микропрограммного

Опубликовано: 05.12.1977

Код ссылки

<a href="https://patents.su/3-583435-ustrojjstvo-mikroprogrammnogo-upravleniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство микропрограммного управления</a>

Похожие патенты