Триггерное устройство

О иЗги-А-и и е ИЗОБРЕТЕНИЯ Союз Советскнх Сфцкалксткцескик Реснубннк(45) Дата опубликования описания 10.11.77(51) М. Кл. Н 03 К 3/286 ГввуеретвввеиФ ввнвтвтЙваатв Ваввтрвв ССРав Юак вввбретвввва вткрытвв(54) ТРИГГЕРНОЕ УСТРОЙСТВО 10 20 Изобретение относится к импульсной техни. ке,Известен триггер с зашитой от помех, содержащий залаюшнй триггер с двумя устойчивымн состояниями, соединительную схему, второй управляемый триггер, источник тактовых сигналов, возбуждаюший транзистор.Данное триггерное устройство не обладает достаточной помехоустойчивостью.Наиболее близким по технической сущности к изобретению является триггерное устройст- . во, содержащее КЯ-триггер, 5 входы которо- по соелинены с выходами двух многовходовых логических элементов И-НЕ. а й вхолы ЙЯ-триггера - с выходами двух других многопходовых логических элементов И-НЕ. Причем трн входа каждого многовхоЛового логического элемента И.НЕ соединены со входами устройства, а два других подключены к выходам соответствующих многовходовых логических элементов И-НЕ противоположной из упомянутых групп многовходовых логических элементов И-.НЕ 12.Целью изобретения является повышение помехозашишенности.Это лостигается тем, что в триггерпое устройство, содержащее КЯ-триггер, 5 входы которого соелинены с выходами двух многовхо. довых логических элементов И-НЕ, а К входы КЪ-триггера с выходами двух других много. вхоловых логических элементов И-НЕ, причем три вхола каждого многовходового логического элемента И-НЕ соединены со входами устройства, а лва других полключены к выходам соответствующих многовходовых логических элементов И-НЕ противоположной из упомянутых групп многовходовых логических элементов И-НЕ, введены лва элемента памяти, каждый из которых выполнен из двух двухвходовых логических элементов И-НЕ с перекрестными связямн между ними. Причем входы элементов памяти соединены с выходами Р.триггера, а выходы элементов памяти подключены к дополнительным входам многовходовых логических элементов И.НЕ. На чертеже приведена структурная электрн. ческая схема описываемого устройства.Триггерное устройство состоит из К 3. триггера 1, Я-входы которого соединены с выхоламн многовходовых логических элементов И-НЕ 2 и 3, а й-входы - с цыходамн многовхо. ловых логических элементов И-НЕ 4 и 5, эле х 1 снтов памяти б, 7, выполненных на лвухвходовых логических элементах И-НЕ 8 - . Выхолпые сигналы поданы на входы 12 - 14, а выход.ные сигналы снимаются с выходов 15 н 16.577646 Принцип работы устройства заключаетси в следующем.При поступлении сигнала на один из входов, например 13, управляющего сигнала, который представляет собой низкий логический уровень, на выходах многовходовых логических элементов И-НЕ 2 - 5 устанавливается вцсокии логический уровень, и триггер 1 устанавливается в состояние, при котором на его выходной шине (выходе 16) устанавливается высокий логический. уровень, а на другой шине (выходе 1 ф 15) - н изки й.Низким логическим уровнем с выхода 5 элементы памяти б и 7 устанавливаются в состояние, при котором на выходах двухвходо вых логическйх элементов И-НЕ 8, 10 будет высокий логический уровень, а на выходах двухвхоловых логических элементов И-НЕ 9, - низкий.После снятия управляющего сигнала со входа 13, на выходах многовходовых логических элементов И.НЕ 2, 3 устанавливается низкий 20 логический уровень, а на выходах многовходовых логических элементов И-НЕ 4, 5 остается высокий логический уровень. Низкий логи. ческий уровень с многовходовцх логических элементов И-НЕ 2, 3 поступает на вход установ. ки триггера 1, подтверждая его состояние.В случае опрокидывания от действия помех дополнительных элементов памяти триггер 1 не изменяет своего состояния, так как хотя бы на одном из его входов установкиР) будет при сутствовать низкий логический уровень, удер.живающий его в нредцдуцем состоянии.Дальнейшее увеличение помехоустойчи. вости может быть достигнуто дополнительным увели инием количества элементов памяти и многовходовых логических элементов И.НЕ.Формцла изобретенияТриггерное устройство содержание РЯ-триггер, Ь входы которого соединены с вы ходами двух многовходовых логических элсмен тов И-НЕ, а Р входы Ю.триггера с выхода. ми двух других многовходовых логических эле. ментов И-НЕ, три входа каждого многовходо. ного логического элемента И-НЕ соединены с входами устройства, а два других подключены к выходам соответствующих многовходовых логических элементов И-НЕ противоположной из упомянутых групп многовходовьх логических элементов И-НЕ, отличающееся тем, что, с целью повыцзения помехозащищенности, в него введены два элемента памяти, каждый из которых выполнен из двух двухвходовых логических элементов И-НГ с перекрестными связями меж. ду ними, причем входы элементов памяти соединены с выходами РЯ.триггера, а выходы элементов памяти подключены к дополнительным входам многовходовых логических элементов И-НЕ.Источники информации, принятые во внимание при экспертизе:1. Заявка Франции22679 кл03 К 3/286, 04.0.74.2. Авторское свидетельство СХСР387528, кл. Н 03 К 29/00, 27 09.73.577646 Составитель Т. АртвяТехред О. Луговая Корректор ( Иекмар Редактор Л. Народная Филиал ПППаПатентъ, г. Ужгород, ул. Проектная, 4 1 а к аз 4 97/42 Тираж 1065 Подписное Ш 1 ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская иабд. 45