Устройство для выделения сигналов фазового пуска

присоединением заявки Гкударатааиньй аматат Вааата Мааатрав МР в делам юобратвай и аткрмтий(71) Заявитель ензенский завод-ВТУЗ при заводе ВЭЯ (филиал Пенденск политехнического инстйту та)(54) устройстВо для Вьщяпянил СИГНАЛОВ фЛЗОВОГО П СКЛ НЫХ ОШИбОК, В ледова телыо интервалов Ош матор подключ бок, выход ко тходы которого через поооединенные счетчики длиибок, элемент ИЛИены к входу накопиорого подключен ко второ ны и сумтеля ош Изобретение относится к технике связии может использоваться в устройствах синхронизации для яомехоустойчивого выделениясигналов фазового пуска или адресных команд. 5Известно устройство для выделения сигналов фазового пуска, содержащее последовательно соединенные делитель частоты, генератор посылки фазового пуска и коррелятор,а также пороговый блок. 10Такое,чстройство имеет недостаточновысокую помехозащищенность при работепо каналам связи, где Ошибки группируютсяв пачки.Цель изобретения - повышение помехоустойчивости устройства - достигается благодаря тому, что в него согласно изобретению введен блок вьгчисления длины пачекошибок, а выход коррелятора через блоквычисления длины пачек ошибок подклю Счен к входу порогового блока, к другомувходу которого подключен выход делителячастоты,Блок вычисления длины пачек ошибоквключает блок выделения четных и нечетвходу сумматора,Блок выделения четных и нечетных ошибок включает триггер, выходы которогоподключены соответственно к одним входамэлементов И, к другим входам которыхподключены входы триггера,На чертеже изображена структурная электрическая схема предлагаемого устройства.Устройство для выделения сигналов фазового пуска содержит последовательно соединенные делительчастоты 1 генератор 2посылки фазового пуска и коррелятор 3, атакже пороговый блок 4 и блок 5 вычисления длины пачек ошибок. Выход коррелятора3 через блок 5 вычисления длины пачекошибок подключен к входу порогового блока4, к другому входу которого подключенвыход делителя частоты 1.Блок 5 вычисления длины пачек ошибоксодержит блок 6 выделения четных и нечетных ошибок, выходы которого черсз последов.тельно соединенные счетчики 7, 8 длины интервалов ошибок, элемент ИЛИ 9 исумматор 10 подключены к входу накопителя ошибок 11, выход которого подключен 5ко второму входу сумматора 10.Блок 6 вьщеления четных и нечетныхошибок включает триггер 12, выходы котсрого подключены соответствейно х однимвходам элементов И 13, 14, а входы под- фосоединены к другим входам этих же элементов И.Устройство работает следующим образом.Генератор 2 вырабатывает д -значныекомбинации сигналов фазового пуска или фадресных команд, которые сравниваютсяпозначно с последовательностью из каналасвязи в корреляторе 3. На выходе коррелятора 3 появляются единичные сигналы принесовпадении сравниваемых знаков, которые Опоступают в блок 5 вычисления длины пачекошибок. Каждой нечетной ошибке в принимаемой последовательности соответствуетзапуск счетчика 7 считывание (со сбросом)показаний счетчика 8. а каждой четной ошиб-ке - запуск счетчика 8 и считывание ( сосбросом) показаний счетчика 7,Значения интервалов между ошибкамив двоичном коде со счетчиков 7 и 8 черезэлемент ИЛИ 9, сумматор 10 заносятся внакопитель ошибок 11. На второй входсумматора 10 поступают предыдущие результаты, хранящиеся в накопителе ошибок11. Благодаря этому в накопителе ошибокЗб11 содержится кодовое двоичное число,определяющее длительность пачки ошибок впринимаемой посылке., Под длиной пачкиошибок понимается числа двоичных знаковмежду первым и последним ошибочными40знаками.Если при корреляционном сравнении Изнаков посылки длина пачки ошибок не превышает значения, записанного в пороговомюблоке 4, то по сигналу с делителя частоты 1 пороговый блок вьщает фазирующий сигнал. В противном случае поиск синхронсигнала продолжается.Устройство для вьщеления сигналов фазового пуска в каналах связи с группированием ошибок обеспечивает помехоустойчявое выделение фазируюших или адресных сигналов,Формула изобретения1. Устройство для выделения сигналов фазового пуска, содержащее последовательно соединенные делитель частоты, генератор посылки фазового пуска и коррелятор, а также пороговый блок, о т л и ч а ю щ е" е с я тем, что, с целью повышения помехоустойчивости, в него введен блок вычисления длины пачек ошибок, а выход коррелятора черезблок вычисления длины пачек ошибок подключен к входу порогового блока, к другому входу которого подключен выход делителя частоты.2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок вычисления длины пачек ошибок включает блок выделения четных и нечетных ошибок, выходы которого через последовательно соединенные счетчикИ длины интервапов ошибок, элемент ИЛИ и сумматор подключены к входу накопителя ошибок, выход которого подключен. ко второму входу сумматора.3. Устройство по и. 2, о т л и ч аю ш е е с я тем, ч.:о блок вьщеления чел- ных и нечетных ошибок содержит триггер, выходы которого подключены соответственно к одним входам элементов И, другие входы которых объединены со входами триггера.Составитель Т. МаркинаРедактор Г. Котельский Техред Н. Золотовскак Корректор И. ГоксичЗаказ 3779/43 Тираж 815 П однисноеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская набд. 4/5филиал ППП Патент", г. Ужгород, ул. Проектная, 4