Запоминающая матрица
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 571830
Авторы: Варшавский, Эйнгорин
Текст
ОП ИСАНИЕ ИЗОБРЕТЕН ИЯ Союз Соевтсннх Соцналнстнцвскнх Республика с присоединением заявкиГосударственный номнтаСовета атнннстроа СССРоо делам нзооретванйн открьпнй(43) Опубликовано 05,09.77, Бюллетень33 УДК 681,327.66 (088.8) ния 29.10.77 Дата опубликования оп Авторыизобретения Я. Эйвгорин и В. Е, Варшавск Заявитель орьковскнй исследовательский физикоГорьковского государственного университе хнический институт им Н. И. Лобачевского 54) ЗАПОМИНАЮЩАЯ МАТР О нной запоминаю- А- А фн. 1; на Изобретение относится к автоматике и вычислительной технике и предназначено для использования в запоминающих устройствах цифровых вычислительных и управляющих машин.Известны емкостные запоминающие устройства (ЗУ), в которых элементами памяти являются емкости между адресными и разрядными шинами, причем там, где записана единица, стоит большая емкость СП 1 ах, а где записан нуль - меньшая Сп,;и 111, 10 Основным недостатком этих ЗУ является снижение надежности при увеличении информационно. го объема.Наиболее близким по технической сущности к изобретению является ЗУ, элементами памяти в котором служат металл-диэлектрик-полупроводни- ковые (МДП) конденсаторы, селектируемые по матричной схеме с помощью дополнительных электродов, Введенные в этом ЗУ управляющие. шины позволяют прн считывании информации все 2 невыбранные запоминающие элементы (ЗЭ) пере. водить в состояние Сщп, что обеспечивает стабильность нагрузки в разрядной шине и, как следствие, более надежное распознавание считанной инфор. мацни, 121, 2 Недостатком этого ЗУ является значительнос ослабление выходного сигнала за счет малого емкостного сопротивления в выходной разрядной цепи, При этом выходная емкость, шунтирующая выходную разрядную шину, образуется всеми ем. костями связи, соединенными с адресными ши. нами. В результате чем больше информационные размеры матрицы ЗУ, тем больше ослабление вьтходного сигнала и ниже надежность работы устройства.Целью изобретении является повышение надеж. ности работы ЗУ,Для этого полупроводщковая пластина запоминающей матрицы имеет диффузионные обласгм, расйоложенные под проводящими электродами, образукицне с полупроводниковой пластиной р - и переходы с лавинным пробоем н соединенные через резисторы с управляющей шиной. Таким образом, каждый ЗЭ к выходной шине съема информации подключен через р-и переход, за счет чего уменьшается нх шунтирующее действие и повьииается надежность работы,На фнг. 1 дапа схема предло щей матрицы; на фиг. 2 - разрефиг. 3 графически изображены вольтфарадная ивольтаьатерная характеристики.На полупроводниковую пластину 1 последовательно нанесены слои диэлектрика (например,окисла 2 н ингрида 3 кремния) и металлическиеэлектроды 4, образующие МНОП-конденсатор сгистерезисиой вольтфарадной характеристикой. Надэлектродами 4 соединенными через резисторы 5 с.первой управляющей шиной 6, нанесен дополнительный слой диэлектрика 7. Размещенные на немдополнительные электроды 8 и 9 соединены с соответствувацимн адресными шинами 10, 11 и 12, 13.Расположенные под электродами 4 диффузионные области 14 образувл с полупроводниковойпластиной р-и переходы с лавинным пробоем,которые через резисторы 15 соединены со второйуправляющей шиной 16, Съем считанной информации осуществляется с разрядной шины 17,Вольтфарадная характеристика участка диффузионная область 15 - окисел 2 - ингрид 3 электрод 4 имеет вид петли гистерезиса (фиг, 3) .При подаче на электрод 4 относительно диффузионной области 14 импульса напряжения Чпор емкость участка изменится по кривой а - б и послеснятия напряжения емкость останется на уровнеСьацсс, соответствующем логической единице; приподаче - Чпор емкость изменится по кривой в - г иостанется на уровне Смин, соответствующем логи.ческому нулю,При подаче импульсов, амплитуда которых -ЧУ С Ч ( Чо, величина емкости будет обратимоизменяться соответственно по участкам б или в приисходном значении Смакс и по участкам и или в приисходном значении Смин. Вольтамперная характеристика д - е отображает р - и переход с лавиннымпробоем, образованныи пластиной полупроводника 1 и диффузионной областью 14:(фиг, 3) ..Запоминающая матрица работает следующимобразом,При селекции ЗЭ на все его дополнительныеэлектроды 8 и 9 одновременно подаются однополярные импульсы, в случае:же, если ЗЭ не выбран,все его дополнительные, электроды заземленыили селектирующий импульс подается только наодин дополнительный электрод, и образующийсяпри этом емкостной делитель обеспечивает наэлектроде 4 напряжение, меньшее по абсолютнойвеличине необходимого для селекции ЗЭ и сохраняющее записанную информацию.В цикле записи обе управляющие шины б и 10заземляются, При записи нуля на дополнительныеэлектроды 8 н 9 подается импульс напряжения Чо. Чпор (см. фиг 3), происходит лавннный пробой. р-и перехода (участок д) и далее матрица работает 5 1 О П в ай 30 35 40 45 50 обычным образом. При записи единицы импульс, напряжения Ч ( Чпор открывает р-и переход (участок е) и далее матрица работает также обычным образом.При считывании на первую управляющую шину 6 подается напряжение смещения -Чо, вторая управляющая шина 16 заземляется, а разрядная шина 17 заземляется через нагрузку, При этом все ЗЭ запоминающей матрицы обратимо переходят в состояние Смин, В выбранном ЗЭ напряжение считывания Чсг = Чо, подаваемое на все его дополни. тельные электроды, позволяет МНОП-конденсатору перейти в состояние, соответствующее записанной в нем информации: Смакс (в случае единицы) или Смин (в случае нуля), р - и переход открывается, и на нагрузке разрядной шины выделяется импульс Чс с амплитудой, соответствующей считанной информации.Импульс считывания Чс запирает р - и переходы всех невыбранных ЗЭ, которые оказываются подключенными к разрядной шине через емкости запертых р - и переходов, значительно меньших Смин. Таким образом, снижается шунтнрующее действие невыбранных ЗЭ,уменьшается ослабление выходного сигнала и, следовательно, повышается надеж. ность работы запоминающей матрицы. Формула изобретения Запоминающая матрица, содержащая МНОП. конденсаторы, выполненные на полупроводника. вой пластине, с последовательно нанесенными на нее слоями диэлектрика, например, окисла ингрида кремния, на которых расположены металлические электроды, соединенные через резисторы с первой управляющей шиной, на электродах распо. ложен дополнительный слой диэлектрика, на ко. тором размещены дополнительные электроды, соединенные с соответствующими адресными шинами,о тли ча юще е с я тем, что, с целью повьппения нЬ дежности работы матрицы; она имеет диффузионные области, расположенные . в полупроводниковои пластине под металлическими электродами н образующие с пластиной р - и - переходы с лавинным пробоем и соединенные через дополнительные резисторы со второй управляющей шиной. Источники информации, принятые во внимание при экспертизе:1. Брик Е.А, "Техника ПЗУ". "Советское ра дно", 1973. с, 25.2. Авторское свидетельство СССР 9461300, С 11 С 11/34, 1970,
СмотретьЗаявка
1896541, 19.03.1973
ГОРЬКОВСКИЙ ИССЛЕДОВАТЕЛЬСКИЙ ФИЗИКОТЕХНИЧЕСКИЙ ИНСТИТУТ ГОРЬКОВСКОГО ГОСУДАРСТВЕННОГО УНИВЕРСИТЕТА ИМ. Н. И. ЛОБАЧЕВСКОГО
ЭЙНГОРИН МИХАИЛ ЯКОВЛЕВИЧ, ВАРШАВСКИЙ ВЯЧЕСЛАВ ЕФИМОВИЧ
МПК / Метки
МПК: G11C 11/34, G11C 5/02
Метки: запоминающая, матрица
Опубликовано: 05.09.1977
Код ссылки
<a href="https://patents.su/3-571830-zapominayushhaya-matrica.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающая матрица</a>