Устройство для контроля последовательности чередования аналоговых сигналов

(22) Заявлено 08. а присоединением явкиГвсударственнвй квинтет Самта Мнннстрвв СКр вв днпьн нЗОбрвтсннй н вткритнйВ, С, Алешин и нтрнев 71) Заявитель УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОС ЧЕРЕДОВАНИЯ АНАЛОГОВЬК СИГНАЛОВ сИзобретение относится к автоматике и вычислительной технике и может использоваться в автоматических устройствахконтроля последовательности аналоговых сигнал лов. ЬИзвестно устройство для контроля последовательности чередования аналоговых сигналов, включающее блок формирования сигнала ошибки, управляющий вход которого соединен с выходом триггера Ы. 0Однако это устройство не позволяет производить автоматический .контроль последовательностей аналоговых сигналов.Цель изобретения - повышение точности контроля. ИДля этого в устройство для контроля последовательности чередсвання аналоговых сигналов, содержащее блок формирования сигнала ошибки, управляющий вход которь го соединен с выходом триггера, введены 20 инвертор и блоки обработки аналогового сигнала, каждый нз которых состоит нз последовательно соединенных первого элемента НЕ, первого элемента И, второгоэлемента НЕ и второго элемента И, при агом к 25,каждому из входов блокаформирсвания сигнала ошибки подключен соответствующий блок обработки аналогового сигнала, на управляющие входы элементов И которого подан входной аналоговый сигнал, причем выход второго элемента НЕ каждого блока обработкианалогового сигнала, кроме последнего, подключен ко входу первого элемента НЕ последующего блока обработки аналогового сигнча, а выход второго элемента НЕ последнего блока обработки аналогового сигнала подключен через инвертор ко входу триггера,На чертеже изображена структурная электрическея схема предложенного устройства.Усгройс гво для контроля последовател 3 тосгн чередования аналоговых . сигналов содержит блок 1 формирования сигнала ошибки, управляющий вход которого соединен с выходом триггера 2, инвергор 3 и блоки 4 ,обработки аналогового сигнала, каждый из хсогорых состоит из последовательно соединен,ных первого элеменга НЕ 5, первого алемен 1 га И 6 второго элемента НЕ 7 и второго ,элемента И 8, при этом к каждому из входовблока 1 формирования сигнала ошибки подклю чен,соответствующий блок 4 обработки аналогового сигнала, на управляющие входы элеменгж И 6,8 которого подан входной аналоговый сигнал, причем выход второго элемен та НЕ каждого блока 4 обрабогки аналогового сигнала, кроме последнего, подключен ко входу первого элемента НЕ 5 последующего блока 4 обработки аналогового сигнала, а выход второго элемента НЕ 7 послед 1 О него блока 4 обработки аналоговогосигнала подключен через инвертор 3 к входу триг гера 2.Устройство работает следующим образом.Перед началом цикла контроля разрешаю 5 щим импульсом фсбрссф 8 триггер.2 перебрасывается в единичное состояние, при этом с блока 1 формирования сигнаш ошибки, снимается запирающее нулевое напряжение триггера 2 еПри поступлении на входы 10 устройства последовательности аналоговых. сигналов ожрываетсзр соответствующий приходящему сигналу первый элемент И ба второй эле 5 мент И 8 блока 4 обработки аналогового сиг папа. Через первый элемент, И 6 выход первого элемента НЕ подключается ко входу второго элемента НЕ, который меняет свое состояние. на единичное. При этом первый элемент И 6 последующего блока 4 обработки аналогового сигнала меняет свое состояние на нулевое. Таким образом производич ся последовательное изменение состояний бликса обработки аналогового сигнала притю 35 собаоаэции заданной последовательности поступления аналоговых сигналов на входы 1 О. При этом высокие выходные напряжения блоков 4 обработки аналоговых сигналов, подключаемые к соответствующим входам блОка 1 формирования сигнала ошибки через свои вторые элементы И 8, не меняют состояния этого блока, и на выходе устройсгва 11 по-прежнему остается низкий,уровень напряжения.При выпадении какого-либо сигнала на последовательности второй элемент НЕ 7 бюижа 4 обработки аналогового сигнала, иа котором гронзошло нарушение последовательности, не изменяет своего нулевого50 сосгояния, а, следоватольно, первый элемент НЕ 5 последующего блока 4 обработ ки аналогового сигнала также сохраняет свое единичное состояние. При этом обнаружение факта пропаданиясигнала происходит в момент поступленияна вход 10 любого последующего сигнала,при поступлении которого выходной низкийуровень напряжения соответствующего блока 4 обработки аналогового сигнала черезвторой элемент И 8 подключается к одномунз входов блока 1 формирования сигналаошибки, который вырабатывает сигнал ошибки, При этом на выходе 11 появляется вы-сокий уровень напряжения.Прн поступлении на вход 10 сигнала нпри условии соблюдения последовательностипредыдущих аналоговых сигналов, инвергор3 изменяет свое состояние на нулевое, чтовызывает переброс триггера 2 в исходное .состояние, которое сохраняется да наступления нового цикла контроля,ф ормула нзобре генияУстройство для контроля последователь - ности чередования аналоговых сигналов, включающее блок формирования сигнала ошибки, управляющий вход которого соединен с выходом триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, введены инвертор н блоки обработки аналогового сигнала, каждый из которых состоит нз последовательно соединенных первого элемента НЕ, первого элемента И второго элемента НЕ и второго элемента И, при эгом к каждому из входов блока формирования сигнала ошибки подключен соответствующий блок обработки аналогового сигнала, на управляющие входы элементов И которого йодан входной аналоговый сигнал, причем выход второго елеменга НЕ каждого блока обрабогки аналогового сигнала, кроме последнего, подключен ко входу первого элеменга НЕ последующего блока обработки аналогового сигнала, а выход второго элемента НЕ последнего блока обработки аналогового сигнала подключен через инвергор ко входу триггера.Источники информации, принятые во внимание при экспертизе:1, Авгорское свидетельство СССР Ио. 440665, МКн 6 06 Г 11/00, 1972Заказ 2816/42 Тираж 815 Подписное ЦИИИПИ Государственного комитета Совета Министрсв СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб.,4/5 Филиал ППП Патент", г. Ужгород, ул. Проектная, 4