Устройство для декодирования сообщений

О П И С А Н И Е (и) 543 УУИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик авт. свид-ву ополнительное(22) Заявлено 18.12,74 (21) 2088782/2 с присоединени заявки Ие Государственный комите Совета Министров СССР ао делан изобретенийи открытий(088.8) иков ата опуоликования Авторы изобрет В. Н. Дынькин(71) Заявитель рдена Ленина инстит 4) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ СО Н Изобретение относится к автоматике и вычислительной технике,Известны устройства для декодирования сообщений с исправлением симметрических ошибок типа замещения символов, содержащиеблоки для деления входного слова на неприводимые делители порождающего многочлена,блок для выполнения операций в конечном поле и блоки для определения мест и величиношибок 11. Однако во многих случаях применения устройств автоматики вероятности повреждения различных символов в каналахсвязи неодинаковы, т.е. имеют место несимметрические ошибки. В таких случаях применение указанных устройств неэффективно, ибо 15использование специализированных декодирующих устройств для несимметричных каналовприводит к увеличению быстродействия, Наиболее близким к изобретению техническим решением является устройство для декодирова Зния сообщений с исправлением одиночных несимметрических ошибок, содержащее приемник аналогового сигнала, вход которого является входом устройства, а выход соединен спервым входом блока памяти, блок суммирования по модулю два, первый вход которогосоединен с выходом блока памяти, второйвход - с выходом вычислительного блока, авыход - с первым входом блока управленияи выходом устройства, первый выход блока 30 управления соединен с первым входом вычислительного блока 21. В этом устройстве избыточность, введенная в сообщение, локализуется в специально выделенных проверочных позициях. Дискретный сигнал из приемника поступает в блок памяти, где анализируются информационные позиции, которые, если они не искажены, проходят через блок суммирования по модулю два сразу на выход, В случае искажения информационные символы по сигналу блока управления инвертируются в блоке суммирования по модулю два и направляются на выход, Зто устройство работает с кодами сравнительно малой мощности и способно исправлять только одиночные или две соседние не- симметрические ошибки в кодовых словах фиксированной длины.Целью изобретения является увеличение количества исправляемых ошибок путем обеспечения исправления многократных несимметрических ошибок и адаптации к кодовой длине. В описываемом устройстве это достигается тем, что в него введены блок коммутации и блок 0-х регистров, причем выход приемника аналогового сигнала соединен со входом блока д-х регистров, выходы которого соединены со вторыми входами вычислительного блока и блока управления, второй выход блока управления соединен со входом блока коммутации, 543177выход которого соединен со вторым входом блока памяти.На чертеже представлена блок-схема описываемого устройства.Оно содержит блок 1 д-х регистров, предназначенный для проверки условий, которым должен удовлетворять кодовый вектор, вычислительный блок 2, где происходят поиски номеров искаженных символов, блок 3 коммутации, устанавливающий длину кодового вектора, блок 4 памяти, где размещается принятое сообщение, представленное в виде двоичного вектора, блок 5 суммирования по модулю два, служащий для инвертирования искаженных символов принятого вектора. На входе устройства стоит приемник 6 аналогового сигнала, и функционирование устройства в целом обеспечивается блоком 7 управления. Вход приемника 6 аналогового сигнала является входом устройства, а выход соединен с первым входом блока 4 памяти; первый вход блока 5 суммирования по модулю два соединен с выходом блока 4 памяти, второй вход - с выходом вычислительного блока 2, а выход - с первым входом блока 7 управления 25 и выходом устройства; первый выход блока 7 управления соединен с первым входом вычислительного блока 2, второй выход - со входом блока 3 коммутации, выход которого соединен со вторым входом блока 4 памяти. Вход З 0 блока 1 д-х регистров соединен с выходом приемника 6 аналогового сигнала, первый выход - со вторым входом блока 7 управления, второй выход - со вторым входом вычислительного блока 2. 35Аналоговый сигнал проходит через приемник 6, принимает дискретную форму и в виде двоичного вектора х=хох,хп ь х;=О или 1, поступает в блок 4 памяти и одновременно в блок 1 д-х регистров. В блоке 1 д-х регист ров вычисляются симметрические многочлены о, согласно уравнению+ ( - 1) (о - а ) - О,15 Применение О-й логики при декодировании двоичных сигналов позволяет использовать классические способы решения квадратного уравнения, что и ведет к увеличению быстродействия устройства. л - 1Х с,аа аХс,Хс.:о, с,(с,(,а, (шос 1(х,Здесь о, и а являются элементами поля 1 алуа 6 Р(д) образуемого неприводимым многочленом 1(х), степени т, показателя и с коэффи циентами из поля ОР(д), (а) =О; з пробегает значения от 1 до 1, где 1 в количество несимметрических ошибок, которые исправляются кодом, применяющимся для передачи информации. Количество т ошибок, имеющих 55 место в канале связи т(1, определяется согласно максимальному индексу симметрического многочлена о- значение которого отлично от значения о выбранного при кади ровании. Величины о о 2,о-. поступают в вычислительный блок 2, а значение т - в блок 7 управления, По значению т блок 7 управления выдает в вычислительный блок 2 команду на решение уравнения 65 жХ - (о, - а ) Х + (а, - а 2) Х-.+ ( - 1)( - о ): О,если исправляются искажения нулевого символа, и уравненияХ" - (О - аС) Х 1+ (а - а ) Х если в канале искажаются символы 1. Решения этого уравнения представлены в видестепеней элемента а и показателем этих степеней - номера искаженных символов дискретного сигнала. Выход вычислительного блока2, воздействуя на один из входов блока 5 суммирования по модулю два, меняет значениесоответствующего символа дискретного сигнала, поступающего на другой вход блока 5,если этот символ искажен, и оставляет его безизменения, если символ правилен. На выходеблока 5 появляются истинные значения дискретного сигнала,Переключение с одной длины кодовогослова над другую происходит при поступлениина блок 7 управления служебной информациииз блока 5.Блок 7 управления, воздействуя через блок3 коммутации на блок 4 памяти, устанавливает необходимую длину кодового слова и,если необходимо, дополнительную величинузадержки, зависящую от количества корректируемых ошибок и быстродействия вычислительного блока 2.Таким образом, коррекция ошибок происходит в темпе поступления сигнала на входустройства.Эффективность изобретения обеспечиваетсявозможностью исправления многократных несимметрических ошибок; адаптацией к кодовой длине и количеству исправляемых ошибок; использованием в канале связи кодов сбольшой мощностью.При исправлении 1 несимметрических ошибок для мощностей используемых двоичныхкодов справедлива оценка(М,(=(2 д+п 2" )(и+1), что превышает мощности всех известных кодов,543177 Формула изобретения Составитель В. Крылова Редактор Л, Тюрина Техред А, Камышникова Корректор И, ПозняковскаяЗаказ 105/16 Изд. Ио 112 Тираж 869 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 Устройство для декодирования сообщений, содержащее приемник аналогового сигнала, вход которого является входом устройства, а ,выход соединен с первым входом блока памяти, блок суммирования по модулю два, первый вход которого соединен с выходом блока памяти, второй вход - с выходом вычислительного блока, а выход - с первым входом блока управления и выходом устройства, первый выход блока управления соединен с первым входом вычислительного блока, о т л ич а ю щ ее с я тем, что, с целью увеличения количества исправляемых ошибок, в устройство введены блок коммутации и блок д-х регистров, причем выход приемника аналогового сигнала соединен со входом блока д-х регистров, выходы которого соединены со вторыми входами вычислительного блока и блока управ ления, второй выход блока управления соединен со входом блока коммутации, выход которого соединен со вторым входом блока памяти. 10 Источники информации, принятые во внимание при экспертизе:1. Берлекэмп Э. Алгебраическая теория кодирования. М., Мир, 193, с. 146, рис. 5, 14.2, Математические вопросы кибернетики ивычислительной техники. Ереван, изд-воАН Армянской ССР, 1970, с. 76, рис. 4.