Устройство согласования грубого и точного отсчетов кодовой информации

т,аен 1. о-,ескбиблиотек;4"Н И Союз Советских Социалистических Республик)М Ктг 608 С 9/О исоединением заявкиГосударственный комитет Совета Министров СССР по делаи изооретений и открытий(45) Дата опубликования описания 29.03,77Авторыизобретени Московский институт ради и Специальное конструктор института кристаллографии ехники, электроники и автокое бюро Ордена Трудовогом, А. В; Шубникова икиасного Знамени 71) Заявител(54) УСТРОИСТВО ДЛЯ СОГЛАСОВАНИЯ ГРУБОГО И ТОЧНОГО ОТСЧЕТОВ КОДОВОЙ ИНФОРМАЦИ 1 может тчислительнэи техник тик атель зобретение относится к эбласти автома быть использовано в многэотсчетных преобразователях "угол-фаза-временной интервал-коц" цля сэгласэвания грубого и тэчнэго отсчетэв.Известно устройство цля сэгласэвания грубогэ и точного отсчетэв кодовой инфэрмации, сэцержащее блоки задержки импульсов и логические схемы И, ИЛИ 111.Недостатком такогэ устройства является невысэкая пэмехэустэйчивость.Известны также устройства, содержащие блок задержки импульсов, входы которого подключены к эдним вхэдам сбэрки элементов И-ИЛИ 21.Невысокие нацежнэсть и быстродействие такого устройства эбусловлены необходи- . мостью преэбразэвания информации в код точнэгэ отсчета.Целью изобретения является повышение надежности и быстродействия устройства.Эта цель достигается тем, что в предложенное устройство введен преэбразов фазы тэчногэ отсчета в параллельный код,выходы кэтэрэгэ подключены к цругим вхэцам сээтветствующих элементов И-ИЛИ,На фиг. 1 представлена структурнаясхема предлагаемого устройства; на фиг, 23 - варианты схемы преобразователя фазытэчногэ этсчета в параллельный кэд.Устройство содержит преобразователь 1фазы точного отсчета в параллельный кэцС (гце С - числэ сочетаний изб пэт.1) сборку из элементов И - ИЛИ 2, каждыйиз которых сэстоит из и двухвходовыхэлементов, и эднэгэ тт -вхэцэвэгэ элемента ИЛИ, блэк 3 задержки импульсов, выходы кэтэрэго пэдключены к одним вхоцамсбэрки элементов И-ИЛИ, к другим вхэдамкэтэрых подключены сээтветствующие выхэды преэбразователя 1,Преэбразэватель 1 (фиг. 2) сэстэит изстарт-стэпнэгэ распределителя 4 на тт выхэдов и тт Д-триггеров 5, Д-вхоцы триггерэв 5 связаны с соэтветствующими выхэдами распределителя 4, а прямые выхоцытриггеров 5 являются выходами преобразователя 1.Преобразователь 1, показанный наЯфиг, 3, состоит из й/2 - фазного .импульсногэ фазорасшепителя 6, Й -триггеров 5и,цешифратора 7. Выхэды фазорасшепителя6 связаны с Б - входами триггеров. Прямые и инверсные выходы триггеров 5 связаны со входами цешифратэра 7, и выходов которого являются выходами преобразователя 1,Предлагаемое устройствэ работает слецующим образом,ЮОпорные импульсы, относительно которыхизмеряются фазовые сцвиги точного отсчетаи фазовые импульсы точного этсчета поступают на входы преобразователя 1. В зависимэсти от расположения фазовых импульсов точного отсчета на временной эси относительно опорных импульсов на В - омвыхэде преобразэвателя 1 возникает единичный потенциал, который, поступая на первыйвхэд 1 -гэ элемента сборки элементов ИИЛИ 2, разрешает прохождение задержанного фазэвэго импульса грубэго этсчета с1 -го выхода блока 3 задержки импульсовчерез сборку элементов И-ИЛИ 2, Величиназадержки импульса грубого этсчета Г приэтэм равна2(ф) ФГ21 2.игде и, - число шагов квантования фазы точ - .,ЗОного отсчета преобразователя 1,1 - 1, 2, и - номер шага, на котором в текущий момент нахэдитсяфаза точногэ отсчета,С - величина шага квантования времен-З2нэго интервала грубого отсчета,Как видно из вышепривеценной формулыпри увеличении (уменьшении) 1 Г 1 уменьшается (увеличивается), Этэ связано с тем,что изменение фазы импульсов тэчного отсчета в пределах от О до Т (где Т - период фазэвогэ напряжения тэччэго отсчета) и,слецовательно, изменениеот "1" до й. соответствует перемещению фазы импульсовгрубогэ отсчета в пределах одного шага 5квантэвания 2 от О до Г , Из-за погрешности преобразования грубого отсчетаимеется зона возможных значений фазы импульсовгрубэго отсчета, поэтомудля исключения ошибок преобразования грубого отсчета фа- озовый импульс грубого отсчета сдвигают относительно его текущего значения в ту или иную сторону по временной оси. Однако создать отрицательную временную задержку фазового импульса грубого отсчета при начальной юстировке датчиков невозможно, поэтому начальное значение фазы грубого отсчетасдвигают в сторону уменьшения на величину ь Ч /2, что учтено в вышеприведенной формуле,60Таким образом, состояние прямых выхэдов триггеров 5 образуют параллельный кэд.Преобразователь 1, показанный на фиг, 3, рабэтает следующим эбразом. Кажцый раз при поступлении: фазового импульса тэчногэ отсчета на С-входы триггеров 5, П 2 Й -триггеров 5 фиксируют значения импульсных напряжений, опорных импульсов, поступающих на их Д - входы с выходов импульсного фазорасшепителя 6. Сигналы с пря - мых и инверсных выходов тоиггеров 5 поступают на входы дешифратора 7. В результате на его 1 -ом выхоце формируется единичный потенциал, представляющий собой параллельный кэд С , Логическая функиция 7 для 1 -го выхода дешифратэра 7 может быть представлена в виде 1 4 де, М.где М- сээтветственнэ сигналы с прямого и инверсноговыходов 1 -гэ и (1+ 1 )- го триггеров 5, причем для 1 з П (2=-П Яц. 1+1 1+1-т/2 Преобразователь 1, показанный на фиг. 3, целесообразно использовать при наличии источника многэфазного напряжения, так как при этом схема преобразователя упрощается.Надежность работы предлагаемого усл- ройства повышена, так как оно допускает большие погрешности преобразования грубого отсчета, чем известные устройства, Прецлагаемое устройство позволяет параллельно во времени преэбразэвывать угол в код точного и грубого отсчетов, что повышает его быстродействие. 4Преобразэватель 1 (фиг. 2) работает следующим образом.Опорные импульсы поступают на вход распределителя 4, котэрый на каждый входной импульс, следующий с периодом Т, вырабатывает ъ импульсов длительностьюГ: -Т и возникающих поочередно на каждом из и его выхэдов, Эти импульсы пэдаются на Д -вхэды триггеров 5, пээтэму при поступлении фазовэго импульса точного этсчета на С -входы триггеров 5 в зависимости от его расположения на временной эси относительнэ опорных импульсов 1 -й триггер 5 устанавливается в состояние "1", Д -триггер при поступлении на С -вход импульса переходит в состояние 6 = Й эпрецеляемэе сигналом на )1 - входе,Редак аз 5 987/32 Т ННИИПИ Государств по делам из 113035 Москва, Жираж 830нного комит Подписнэе ета Совета .Министров открытий ая набд, 4/5обретении и -35, Раушс илиал ППП Патент" г. Ужгород, ул, Проектная Формула изобретения Устройство для согласования грубого и точного отсчетов кодовой информации, содержашее блок задержки импульсов, выходы которогэ подключены к одним входам сбор ки элементов И-ИЛИ, э т л и ч а ю щ ее с я тем, чтэ, с целью повышения надежности и быстродействия устройства, в него введен преобразователь фазы точного этсчета в параллельный код, выходы которого подключены к другим вхэдам соответствующих элементов И-ИЛИ.Источники информации, принятые во внимание при экспертизе:1, Заявка2088075/18-24, пэ которой принято пэлэжительное решение,кл, 6 08 С 9/04 эт 26.12.74 г.2. Авторское свицетельствэ СССР249009 кл, Р 15 В 19/00 от 18.03.69 г. И, ЗагорбининаДемьянова Корректор Н. Ковалева