Устройство синхронизации сигналов

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Соеетсвви Соцвадистнчю;ахтасуларстееиный кваки истрда ССС изобретекий Совета йт до леда.76. Бюллетень Ме 43 3) Опубликовано5) Дата опублико и открыт ия описания 16,02.7 2) Авторы изобретения Н вин, Б, П. Новиков, С. А, Ганкевич, А. Н. Барано и В. П, Герасимович) Заявитель инский радиотехнический институт УСТРОЙСТВО СИНХРОНИЗАЦИИ СИГНАЛ Для этого в управитель, вт ключ, при это следовательно тель, первый и одному из вход дам которого ч реверсивного с устройс рой дел во введены второй 1 тель, ,интегратор и генератора через поые второй управиелители подключен к атора, к другим вхоч подключены выходывыходы интегратора 5 Сигнал синх поступает на ф сравнивается с управляемого д чик 3 осуществ о согласования.выхода блока 1риминатор 2, где гналом с выхода Реверсивный счетние сигнала расонизации с зовый диск опорным си лителя б,яет усредн м выход соединенвторой д ов интегр ерез клю етчика,Изобретение относится к телеграфнойвязи. По авт. св, Ме 511715 известно устройство синхронизации сигналов, содержащее блок выделения сигналов синхронизации, фазовый дискриминатор, реверсивный счетчик, генератор, управитель, управляемый делитель, кольцевой регистр, блок перезаписи кода, блок формирования импульсов перезаписи и продвижения и делитель.Однако в известном устройстве при большой длительности цикла (большом числе временных каналов) из-за отличия частоты эталонного сигнала и тактовой частоты, уста,новившейся в сети, запоминаемое значение фазы опорного, сигнала отличается от фазы входного сигнала через цикл работы на величину, определяемую длительностью запоминания и нестабильностью частоты, генератора,Цель изобретения - повышение точности фазирования,подключены к соответствующим входам второго управителя,На чертеже изображена структурная схема устройства синхронизации сигналов.Предложенное устройство содержит олок1 выделения сигналов синхронизации, фазовый дискриминатор 2, реверсивный счетчик 3,генератор 4, первый управитель б, управляемый делитель б, кольцевой регистр 7, блок 8О перезаписи кода, блок 9 формирования импульсоз перезаписи и продвижения, первыйделитель 10, второй управитель 11, интегратор 12, второй делитель 13 и ключ 14. Выходгенератора 4 подключен к одному из входов5 интегратора 12 через последовательно соединенные второй управитель 11, первый 10 ивторой 13 делители. К другим входам интегратора через ключ 14 подключены выходыреверсивного счетчика 3. Выходы интеграто 2 О ра 12 подключены к соответствующим входамвторого управителя 11.Устройство синхронизации сигналов работает следующим образом.Импульсы с выходов реверсивного счетчика 3 поступают на входы первого управитгля о, осуществляющего добавление или исключение импульсов в импульсной последовательности высокой частоты, поступающей на вход управителя. Управляемый делитель б понижает частоту высокочастотной последовательности импульсов до тактовой частоты сигнала.Пусть за время приема иноформации от одного из абонентов в соответствующем временном канале устранилось рассогласование между опорным и входным сигналом, При этом между эталонным сигналом на выходе делителя 10 и опорным на выходе управляемого делителя б устанавливается определенный фазовый сдвиг. Этому фазовому сдвигу соответствует определенный код управляемого делителя 6 в моменты появления импульсов на выходе делителя 10. Этот код в конце канального интервала заносится в кольцевой регистр импульсом записи кода, вырабатываемым блоком 9 и привязанным по фазе к эталонному сигналу с выхода делителя 10. Установка опорного сигнала в начале временного канала производится в обратном порядке импульсом установки кода. Этот импульс также совпадает по фазе с эталонным сигналом, Продвижение кода в,кольцевом регистре производится импульсами продвижения, следующими между импульсами записи и установки кода. Второй управитель И служит для приведения частоты опорного сигнала к тактовой частоте сети. Импульсы управления вырабатываются интегратором 12, подключенным через дглитель Ик делителю 10.Интегратор осуществляет интегрированиевеличины, фазового рассогласования на входе5 устройства и формирует импульсы управления, компенсирующие частотную расстройкугенератора относительно частоты сгти. Приэтом частота сигнала на выходе второгоуправитгля становится равной 1 = Рп, где10 Р - тактовая частота сети; п - коэффициент деления управляемого делителя. Этопозволяет устранить различие запоминаемогозначения фазы опорного сигнала от фазывходного сигнала через цикл работы устрой 15 ства. Назначение ключа И состоит в том,чтооы отключать сигнальные входы интегратора от,выходов реверсивного счетчика в интервалах времени, соответствующих незанятым временным каналам, для устранения20 влияния шумов,Формула изобретенияУстройство синхронизации сигналов по 25 авт. св,511715, о тл ич а ющ ее ся тем,что, с целью повышгния точности фазирования, введены второй управитель, второй делитель, интегратор и ключ, при этом выход генератора через последовательно соединенные 30 второй управитель, первый и второй делителиподключен к одному из входов интегратора, к другим входам которого чгрез ключ подключены выходы реверсивного счетчика, а выходы интегратора подключены к соответЗ 5 ствующим входам второго управителя.оставитсль Г. Челей Техред М. Семенов енин и. Харьк. фил. пред. Патент едактор О. Саказ 1148/1744ЦН Изд.325 Государственного комитет по делам изобретений Москва, Ж, РаушскаТираж 85.а Совета Миниси открытийя наб., д. 4/5 ктор И. Симкина Подписноев СССР