Фазовый различитель

Союз Советских Социалистицеских РеспубликОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(43) Опубликовано 05.10.76,Бю осудврственный номитеСовета Министров СССРоо делам изооретенийи открытий летень875) Дата опубликования описания 15.02."(71) Заявитель 54) ФАЗОВЫЙ РАЗЛИЧИТЕЛ зличитсль отдены пюследо- дифференцпрок фазоизмерительиспользовано при сширенным углоинвертором ц наюшее устройпервый вход чюче н к о вхо зличители с р значности, на ие трехканальнои я всех канало ения, усилител детекторы в к тели и сумма тматора и о ой вход с ьа,втременту с пнверй вход комму- а, выход котосоедцнен с трестюойства с умр Этот фазовый различитель имеет недостаточно большой диапазон однозначного измерения разности фаз.Наиболее близок к предлагаемому фазовый разпичитель, содержащий фазовый детектор и сумматор 121Однако диапазон однозначного измерения разности фаз у этого различителя не превышает +-"Бель изобретения - расширение диапазона однозначности амплитудно-фазовой характеристики устройства, 25 На чертеж хема у редста ва Ф стоит из ф ,еренциров с умножит логическог мутатора 6 зов овыи различцтель соектора 1, схемы дцфтонаюше г о устройстваф 3, сумматора 4,с инвертором 5, кокавнения 7,при включении ус ния о дет запомина "двамента л схемы срПусть ойства разИзобретение относитной технике, может бытсоздании фазометров свым диапазоном,Известны фазовые раренным диапазоном однофазовый различитгль поме, содержащий общий длнератор опорного налряжфазовращатели, фазовыедом из каналов, огранич Предлагаемый фазовый ра личается тем, что в него вв вательно соединенные схема вания, логический элемент с коммутатор,. а также запоми ство с умножителем на "два которого одновременно подк, дам схем дифференцирования к выходу фазового детектор подключен к логическому эл тором, а выход через второ татора - ко входу сумматор рого чсрез схему сравнения пм входом запоминающегоножителем на "два", 531096ность фаз положительна (О 9(Г ) и возрастает.При положительном напряжении на выхсьде фазового детектора 1 когда разностьфаз равна, например, запоминающееустройство с умножителем на фдваф 3 подключено непосредственно к выходу детектора. При 9: 7 происходит скачок выходного сигнала фазового детектора в областьотрицательных значений, на выходе схемыдифференцирования 2 появляется импульсотрицательной полярности. Этот импульсс помощью логического элемента с инвестором 5 подключает через коммутатор 6к сумматору 4 выход запоминающего устройства с умножителем на фдваф 3 (удвоенное максимальное выходное напряжение фазового детектора 1); одновременноотключает запоминающее устройство 3 отфазового детектора и подключает к выходусхемы дифференцирования 2 инвертор, который находится в логическом элементе 5,подготавливая тем самым переключениеполярности напряжения с выхода запоминающего устройства 3 на вход сумматора 4,Второй отрицательный импульс со схемыдифференцирования 2, который формируетсяпри разности фаз Ч =3 У, переключаетполярность напряжения с запоминающегоустройства 3, которое подается на сумматор 4 через коммутатор. Третий отрицательный импульс со схемы дифференцирования 2 (при 9 =5 3: ) с помощью логического элемента 5 отключает запоминающее устройство 3 от сумматора 4. Когда выходное напряжение сумматора будетравно заданному уровню вблизи нуля, схема сравнения 7 разряжает запоминающееустройство 3,Если напряжение на выходе сумматора 4превышает заданный уровень, схема сравнения 7 прекращает разряд запоминающегоустройства 3 и подключает его к выходуфазового детектора 1,Если при включении устройства разность фаз отрицательна и возрастает по абсолютному значению, все процессы следуют в обратном порядке.Использование схемы дифференцирования, логического элемента с инвертором, запс- минающего устройства с удвоением напр жения и схемы сравнения позволяет расширить диапазон однозначного измерения разности фаз до + 3 1 с , С помощью предложенного фазового различителя можно решить проблему регистрации медленно меняющихся разностей фаз в интервале, превышающем период.Формула изобретенияФазовый различитель, содержащий фазовый детектор и сумматор, о т л и ч а ющ и й с я тем, что, с целью расширениядиапазона однозначности его амплитуднофазовой характеристики при сохранении чувствительности, в него введены псследовательно соединенные схема дифференцирования, логический элемент с инвертороми коммутатор, а также запоминаюшее устройство с умножителем на "два", первыйвход которого одновременно подключен ковходам схемы дифференцирования, сумматора и к выходу фазового детектора, второйвход подключен к логическому элементу синвертором, а выход через второй входкоммутатора подключен ко входу сумматора,выход которого через схему сравнения соединен с третьим входом запоминающегоустройства с умножителем на "дваф.Источники информации, принятые во внимание при экспертизе:1, Авт,св.227407, кл. 21 а, 42,1 8,10.66,2, Авт,св.381495, кл, 601 25/04,27.09.7 1.Составитель И, Шароновалектор Б, федотов Техред М, Лееидкан Корректор П. Мельниченкоаз 5407/148 Тираж 1029 ПодпионоеЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП Патент", г. Ужгород, ул. Проектнаи, 4