Фзовый дискриминатор

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик3 1) 13/О исоединением заявкиосударстеенныи комит Совета Министров ССС па делам изобретений и открытий8 23) Приоритет -43) Опубликовано 15.07.76,Бюллетень 2645) Дата опубликования описания 07.10.76 3) У 21374. 3(71) Заявитель 54) ФАЗОВЫЙ ДИСКРИМИНАТО ов ения. Известен фа зовыи роват торых держащии форми ры, на входы ко емые сигналы, иУказанный ко,не обеспечив диапазон преобрИзвестен так содержащий три даны входные сТакой дискри г фаз овы ет оов иминатор, торых по 2. же фазовый дискр ггеры, на входы к игналы, и фильтр минатор не обесп о диапазона прео ечивае разова таточно широкогвходных сигналоЦелью изобредиапазона преобвдены дополнителговый преобразотор, входы котоП - разрядныхрых образован тения являет сширение сигналов разовани фазовый я входныхдискримииггеры, ци двоичнь ввето ьные сумма иодами л рого соединены с счетчиков, каждый последовательно с Дв р; кодз котодине иными Настоящее изобретение относится к и льсной технике и может быть использоистемах программного упра дискриминатор, соль импульсов, триггепоступают сравниваческие элементы И 13 й дискриминатор, одна граниченный (+2 Я ) ия входных сигналов,триггером и дополнительным триггерами, а выходы - через цифро- аналоговой преобразователь - к входу фильтра,На чертеже показана структурная электрическая схема фазового дискриминатора.Он содержит триггер 1, соединенный с дополнительным триггером 2, образующие счетчик 3, и триггер 4, соединенный с дополнительным триггером 5, образующие счетчик 6. Выходы триггеров соединены с соответствующими входами двоичного сумматора 7, выходы которого соединены с входами цифроаналогового преобразователя 8, выход последнего соединен с входом фильтра 9. Входами устройства являются входы 10 и 11 входных триггеров 1 и 4 соответственно, а выходом - выход 12 фильтра 9.Дискриминатор работает спедующим образом.На входы 10 и 11 подаются входные сигналы импульсной формы, между которыми определяется сдвиг фаз, Счетчики 3 и 6 осуществляют счет поступающих импульсов.оичный сумматор 7 определяет разностьов счетчиков 3 и 6. При изменении сдви521649 га фаз входных сигналов в пределах 2 Г на выходе сумматора 7 происходит чередование кодов 00 и 01; в пределах от 2 Г до 4% - 01 и 10; в пределах от 4 Я до 6 Я и 11 и т.д. Цифро-аналоговый преобраз ватель 8 преобразует изменения выходных кодов сумматора 7 в широтно-импульсно модулированный ( ШИМ) сигнал постоянной амплитуды, причем при переходе сдвига фаз входных сигналов с одного периода на дру 10 гой пррисходит изменение среднего уровня выходного сигнала цифро-аналогового преобразователя 8 на постоянный уровень, равный амплитуде ШИМ сигнала. Фильтр 9 выделяет постоянную составляющую выходного сигнала преобразователя 8, пропорционален ную сдвигу фаз входных сигналов,При применении двухразрядных счетчиков 3 и 6 диапазон преобразования дискриминатора равен - 3 Й , трехразрядных - + 73Ф20 и т.д. до + (2 - 1) Я, где фл ф - число разрядов счетчиков. зи в три раз и более увеличить максимальное среднее выходное напряжение устройст ва при неизменном коэффициенте преобразования дискриминатора, что, в свою очередь, позволяет увеличить максимальную скорость подачи привода при сохранении прежней добротности привода по скорости, или при прежней максимальной скорости подачи умень шить коэффициент преобразования дискриминатора, что приводит к снижению требований к величине добротности привода по скорости.Описанное устройство при использовании в счетчиках 3 и 6 потенциальных триггеров не критично к форме и длительности входных импульсов и надежно работает при переходах от одного периода преобразования разности фаз к другому вследствие независимого счета импульсов двумя счетчиками. Формула изобретения Фазовый дискриминатор, содержащий триггеры, на входы которых поданы входные сигналы, и фильтр, о т л и ч а ю щ и й с я тем, что, с целью расширения диапазона преобразования входных сигналов, в него введены дополнительные триггеры, цифрсь. аналоговый преобразователь и двоичный сумматор, входы которого подключены к выходам и - разрядных счетчиков, каждый из которых образован последовательно соединенными триггером и дополнительными триггерами, а выходы - через цифро-аналоговый преобразователь - к входу фильтра.Источники информации, принятые во внимание при экспертизе изобретения:1, Авт. св.450308, кл. Н 03 2 13/00, 1973 г.2. Патент Японии 47-12923, кл.98/53 Е 21 1969 г. (прототип). Предлагаемый фазовый дискриминатор имеет диапазон преобразования сдвига фаз входных сигналов3 % и более, что позволяет за счет увеличения фазового сдвига задающего сигнала и сигнала обратной свяТакой дискриминатор может выполнять функцию элемента сравнения, например, по 2 Ь положению приводов подач станков с программным управлением. Тогда на один вход (10) устройства подается импульсный сит. нал с системы программного управления, а на другой (11) - импульсный сигнал обрат ЗО ной связи с датчика положения. Разность фаз между входными сигналами, пропорциональная скорости подачи привода, с помощью дискриминатора преобразуется в постоянное напряжение, управляющее приводами Зб подач.52 1649 Составитель М. АудрингРедактор Н. Каменская Техред А. Богдан Корректор Д. Мельниченко Заказ 4879/516 Тираж ЦНИИПИ Государственн по делам 113035,Москва029 Подписноего комитета Совета Министизобретений и открытийЖ, Раушская наб., д