Запоминающая ячейка для аналогового накопителя

О П И С А Н И Е пц 5 по 5 зИЗОБРЕТЕН ИЯ Союз СоветскихоциалистическихРеспублик(22) Заявлено 14.06,74 (21) 2033728/1851) М. Кл.ф а 11 С 27)02 с присоединением заявкиГооударстоенный комитет Сооото Инннотроо СССР по делам нзобротеннй н огнрытнй(71) Заявите еиинградский ордена Ленина политехнический институт им. М. И. Калинина 4) ЗАПОМИНАЮЩАЯ ЯЧЕЙКА ДЛЯ АНАЛОГОВОГО НАКОПИТЕД Изобретение относится к области автоматики и может быть использовано в адаптивных системахэлектроприв ода.В известном аналоговом накопителе 11 ис. пользовала запоминаяяцая ячейка, содержащая элемент сравнения, апериодическое звено, ключи, ин вертор и логические элементъьНедостаток известной эапомииаияцей ячейки - значительное изменение запомненных напряжений.Наиболее близким является аналоговое запоми. юющее устроиство, запоминающая ячейка которою содержит интегратор, элемент сравнения, апе риодическое звено, ключи, инвертор, логический элемент "И", источники сииусоидального и пило образногонапряЖений и шины управления 12) .Недостатком известного устройства является низкая точность запоминания напряжений.Цель изобретения заключается в повышении точйости запоминания ячейки для аналогового щ. коцителя.Эта цель достигается тем, что в предложенной ячейке выход интегратора чепез первый ключ соединен с выходом ячейки, Вход первого ключасоединен с выходом логического элемеита. фИфф, входы которого подсоединены к одним шинам управления, Выход элемента сравнения через второй ключ соединен с одним из входов интегратора и выходом аперноднческого звена, оды нз входов которого соединен с источником синусоидального напряжения и через третий ключ с выходом инвертора, вход которого соединен с выходом элемента сравнения, один из входов которого соединен с выходом интегратора, а другой вход - с источником пилообразного напряжения, Другой 0 вход алериодического звена соединен через четвер.тьпу ключ с выходом элемента сравнени; другой вход интегратора через пятый ключ соединен с выходом инвертора, а третий н четвертый входы интегратора подключены через шестой и седьмой 5 ключи к другим шинам управления,Схема запоминающей ячейки для аналоговогонакопителя изображена на чертеже.Она содержит интегратор 1, элемент сравнс.ния 2, инвертор 3, апериодическое звено 4, ключи5 - 11, логический элемент "И" 12, нстопщкн сину.соидального и пилообразного напряжения 13 и 14 ишины управления с напряжепимнОп,ОП +О - О,Х,У,Е,. Ячейка работает следующим образом, 3Напряжение выхода элемента 2 отрицательно, если пилообразное напряжение по абсолютной величине меньше полояапельного напряжения выхода интегратора 1. При нх равенстве сигнал на выходе элемекта 2 становится положительным до конца периода, До этого момента ключи 6, 9 заперты, и интегратор 1 не управляется от звена 4, а звено 4 управляется синусоидальным напряжением через ключи 7, 8, После этого момента ключи 7, 8 зепи.раются напряжением выхода элемента 2 и отрицательным напряжением выхода инвертора 3, ключи 6 и 9 отпираются, и напряжение с,выхода звена 4, спадая по экспоненте, управляют ингегратором 1, Напряжение иа выходе интегратора 1 увеличивается или уменыпается в зависимости от того, в каксй полупе 9 еод синусоидального напряжения произош.ло эапирашв клавей 7, 8. Период пилообразного напряжения в целое число раэ болыпе периода санусюадальиого напряженияи эти напряжения одисвремеав проходят через нуль, Напряжение с выхода интегратора 1 поступает к выходу ячейки через клюя 5 при условии Х У Е. Для запиж нового еаряжеиия в ячейке подаются извне разрешающие вгиалы Оп или Оп . Тогда напряжение +О . или -С через ключа 10 и 11 управляют интеграто ром 1.ь и 5 иошибки по скорости при вращении привода и устранить помехи на элементах памяти.Формула изобретенияЗапоминаяяцая ячейка для аналогового йакоаитела, содержащая иитегратор, элемент сравнения,5170534,апериодическое звено, ключи, инвертор, логический элемент "И", источники сннусоидального и пило ообразного юшряжения н шины управления, о т л и.чающаяся тем, что, с.целью повышения точ.ности запоминания ячейки, в ней выход интегратора через первый ключ соединен с выходом ячейки, вход первого ключа соединен с выходом логического элемента "И", входы которого подсоединены к одним шинам управления, выход элемента сравне.1 ния через второй ключ соединен с одним иэ входовинтегратора и выходом апериодического звена, один из входов которого соединен с источником синусоидального напряжения и через третий ключ с выходом инвертора вход. которого соединен с выходам элемента сравнения.один нэ входов которого соединен в выходом интегратора, а другой - с источником пилообразного напряжения; другой вход апериодического звена соединен через четвертый ключ с выходом элемента сравнения, другой вход интегратора через пятый ключ соединен с выходом инвертора, а третий и четвертый входы интегратора подключены через шестой и седьмой ключи к другим шинам управления.ав Чсточннки информации, принятые во внимание прн экспертизе:1, Авторское свидетельство У 388303 кл,6 11 с 27/00 от 30.08,71 г,Ю2. Патент США У 3249925 кл, 340 - 173 от3.05;66 г,ИПИ одпнсное иал ППП "Патент", гУжг йгиЮ каз 926/13 517053 раж 7