Коммутатор

цц 569 ОП СА ИЗОБРЕТ И ооетск стичесни слабаи К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополнительное к авт. сви) 2030610/2 51) М. Кл 2 Н ОЗК 17/02 явки Л с присоединением ета Министров ССС Опубликовано 30.05.7 Бюллетень20 3) УДК 621.382(088.8) етении по делам и отнрыт та опубликования описания 27.07,7 Авторыизобретени(5 стройствам автохники и предназкоммутаторах цзИзоорстение относится к уматики и измерительной тецачено для использования вмерительцых сигналов.Известны коммутаторы, содержащие измерительные ключи, которые соединяют соответственно четные и нечетные измерительные входы с двумя выходамц коммутаторов, счетчики каналов и групп каналов, сосдццеццыс последовательно по счетным входам, дешцфраторы каналов ц групп каналов, входы которых соединены с выходами соогветствуощцх счетчиков, а выходы сссдццецы с матрш,ей включения выбранного канала в выбранной группе, и задающий генератор.В известных коммутаторах возможность изменения числа полюсов коммутации отсутствует вообще или может производиться только непосредственно изготовителем по заказу по. требителя.Цель изобретения - автоматизация изменения числа полюсов коммутации и тем самым - расширение функциональных возможностей коммутатора,Это достигается тем, что в предлагаемом коммутаторе выходы дешифратсра групп каналов соединены с программным устройством, выход которого соединен с управляющим входом дешифратора каналов и входом первого элемента И, второй вход которого соединен ГосУдаРстоенный комитет т 23) Приори че с выходом задающего генератора, а выход - с входом элемента ИЛИ, и входом цнвертора, а выход ицвертора соединен с управляющим входом дополнительного ключа, который включен между выходами комму татора, входом второго элемента И, второц вход которого соединен с выходом задающего генератора, а выход - со счетным входом триггера, ц входом третьего элемента И, второй вход 10 которого соединен с выходом триггера, а выход - с вторым входом элемента ИЛИ, выход триггера соединен с входом дешифратора каналов, а выход элемента 11 ЛИ - с входом счетчика каналов.15 На фиг. 1 представлена схема предлагаемого коммутатора; на фиг 2 - схема дешифратора с управляющим входом.В состав коммутатора входят счетчик 1 наУ 2 каналов; счетчик 2 на М групп каналов;20 дешифраторы 3 и 4 на Л и М положений, выходы которых образуют матрицу 5 включения выбранных каналов в выбранной группе, имеющую Л)(М измерительных входов, распределенных на два выхода, объединяющих соот ветственно нечетные и четные входы, причемдешифратор каналов 3 имеет дополнительный управляющий вход; программное устройство 6, в которое вводятся М выходов дешифратора 4 групп каналов; задающий генератор 7;30 три элемента И 8, 9, 10; элемент ИЛИ 1150 55 60 65 инвертор 12; счетный триггер 13 и дополнительный ключ 14, аналогичный измерительным ключам коммутатора и объединяющий два выхода матрицы 5, причем выход программного устройства 6 соединен с входом инвертора 12, управляющим входом дешифратора 3 и входом элемента И 8, второй вход которого соединен с выходом задающего генератора 7, а его выход - с одним из входов элемента ИЛИ 11, выход инвертора 12 соединен с управляющим входом дополнительного ключа 14, входом элемента И 9, другой вход которого соединен с выходом задающего генератора 7, а его выход - со счетным входом триггера 13; выход инвертора соединен также с входом элемента И 10, другой вход которого соединен с выходом триггера 13, а выход - с вторым элементом ИЛИ 11, выход триггера 13 соединен с входом дешифратора 3, а выход элемента ИЛИ 11 - с входом счетчика каналов 1.Если триггер 13, счетчики 1 и 2 находятся в исходном состоянии, то дешифраторы 3 и 4 выдают управляющие сигналы по первым выходам. Соответственно выбирается первый канал первой группы. Кроме того, управляющий сигнал дешифратора 4 поступает также в программное устройство б. В том случае, если для первой группы каналов не программируется увеличение числа полюсов коммутации, управляющий сигнал на выходе устройства б соответствует нулевому (низкому) логическому уровню. При этом элементИ 8 закрыт, элементы И 9 и И 10 открыты от инвертора 12, который выдает также сигнал па заключение ключа 14, объединяющего выходы коммутатора; выход задающего генератора 7 подключен через элемент И 9 на вход счетного триггера 13, а выход последнего подключен через элементы И 10 и ИЛИ 11 на вход счетчика 1, Импульсы генератора 7 считаются триггером 13 и счетчиком 1, при этом дешифратор 3 поочередно выдает управляющие сигналы на выбор всех каналов первой группы, При выдаче сигнала переноса на счетчик 2 дешифратор 4 переходит во второе положение. В случае, если для второй группы каналов увеличение числа полюсов коммутации также не запрограммировано, работа повторяется аналогичным образом для второй группы каналов.В случае, если для второй группы каналов запрограммировано увеличение числа полюсов коммутации, программное устройство 6 выдает управляющий сигнал, соответствующий единичному (высокому) логическому уровню, При этом открывается элемент И 8, от инвертора 12 закрываются элементы И 9 и 10, и генератор 7 через элементы И 8 и ИЛИ 11 подключается непосредсгвеино на вход счетчика 1, размыкается ключ 14, разъединяя выходы коммутатора, а наличие сигнала на управляющем входе дешифратора 3 обеспечивает включение сразу двух выходов дешифратора - первого и второго. 5 10 15 20 25 30 35 40 45 Дешифратор с управляющим входом (фиг. 2) показан на примере дешифратора двоично-десятичного кода 8421. Дешифратор состоит из элементов 15 - 24, инверторов 25 - 28 и отличается от известных наличием двух элементов И - НЕ 29 и 30, которые по одному входу через инвертор 31 связаны с управляющим входом 32. Наличие на управляющем входе нулевого (низкого) логического уровня через инвертор 31 открывает элементы 29 - 30, и дешифратор как обычно на каждую комбинацию двоично-десятичного кода 8421 отрабатывает по одному из выхо дов с первого по десятый.Наличие же па управляющем входе единичного (высокого) логического уровня через ипвертор 31 закрывает элементы 29 - 30 и создает на их выходах также единичный логический уровень. Это приводит к одновременному включению сразу двух выходов дешифратора (печетного и четного) в зависимости от комбинации по входам 8, 4, 2, 1,В связи с изложенным выше при выдаче управляющего сигнала от программного устройства 6 происходит включение сразу двух выходов дешифратора - первого и второго, Таким образом, происходит включение сразу двух измерительных ключей коммутатора, соответствующих измерительному каналу с удвоенным числом полюсов коммутации. Так как каждый измерительный ключ может иметь несколько полюсов коммутации (например, один, два, три), то общее количествополюсов может составить соответственно два, четыре, шесть,Далее в процессе счета подключается по. следующие выходы дешифратора 3, пока счет чик 1 не выдаст сигнала переноса и счетчик 1 не перейдет в очередное положение.Далее работа продолжается аналогичны з образом в соответствии с программой.Таким образом, в процессе опроса каналов обеспечивается автоматическое удвоение числа переключаемых полюсов в измерительных каналах прп условии уменьшения в два раза числа каналов данной группы. Формула изобретенияКоммутатор, содержащий измерительные ключи, которые соединяют соответственно четные и нечетные измерительные входы с двумя выходами коммутатора, счетчики каналов и групп каналов, соединенные последовательно по счетным входам, дешифраторы каналов и групп каналов, входы которых соединены с выходами соответствующих счетчиков, а выходы соединены с матрицей включения выбранного канала в выбранной группе, и задающий генератор, о т л и ч а ю щ и й с я тем, что, с целью автоматизации изменения числа полюсов коммутации, выходы дешифраторг групп каналов соединены с програмным устройством, выход которого соединен с управляющим входом дешифратора кана516192 УхФР 1 хУ Уыг. 1 Вюпдй лов и входом ирвого элемента И, второй вход которог, соединен с выходом задающего генератора, а выход - с входом элемента ИЛИ, и входом ипвертора, а выход инвертора соединен с управляющим входом дополнительного ключа, который включен между выходами коммутатора, входом второго элемента И, второй вход которого соединен с выходом задающего генератора, а выход - со счетным входом триггера, и входом третьего элемента И, второй вход которого соединен с выходом триггера, а выход - с вторым 5 входом элемента ИЛИ, выход триггера соединен с входом дешифратора каналов, а выход элемента ИЛИ - с выходом счетчика каналов.