Многоразрядное множительное устройство

хЕТЕЛ Ь 1-СБ УстроЙстО Оти)сито к 0)блдс Ги Г 1")Идчоп ВЬИС,1 ИТСЛЬНОЙ ТСХПИКИ.ИЗс.тП М;ОжИТЕ;ЬНЫС ",СГОП("Гва, С- пользс,ь,е В,.5.),1 В кот, )(ь,"0;и,к 1;, ", рсЗ( ль Гдт прсдс ддлсы ,;, Н 1. )5 жски, ) Око, ,ГГОв н)ВО)отдт. д.1).)ОТ 1 СДОСТ(ГГОК ,С т) 2(СИ В НОГО) 23 Р 5(,1(Ь) ; ножТСЛПьХ ГСТРОЙСТВДХ. В НИХ МНОГОРазР)1 ДПЕ И(СГ) РС;Сав;СПЫ ТДК (азь" 2(ЗХьМ:1 Р 23 РЯ "НЬМИ СКГО )ам И Раз)5 ДПЫ.,и МТГ)И - ) 2 МИ ЭЛС;СП) Ы КО) ОЭЫХ МОДЕЛИ(ОУОТС 51 НСКО- торым; По то 1 Ны)и напряжениям 1 12.Ндиболес олизким тсхническим решение.; и изобретено является множительное уст;ОИСТВО, СДСРждЦСС 2 ТРИЦМ )СЗСТОРОВ( каждьЙ резпсОр кот) )ОЙ Одп 11 3(з)1 имох с 0 сдииен с ОднОЙ из Всрткди ых шин и входом соотвстств ющего операционного у силителя с резистором В цеи обратной сг 1 Зн, а другим зажимом через управляемьй кспоч - с соответствующей горизонтальной шиной, подключенной к входу устройства по опорному напряжению; управляющие входы кгпочей соединены с первым многоразрядным входом устройства 13.Такое устройстВО с")0)кно В конструктиВ- пом отно(пении, тдк кдк для моделирования каждого разряда используются .однородньс С;1 ГПДЛ ЫВ (1;С 113 ) 1;, ГОСТОЯИПЬС ТОКИ ИГИ1211;)5)Кения). л 51 сбрдб)ткп 1,оторых трсоуотс р 23 дслшые канды (при пдалгсльнойО,1)д(б)откс ип)Ор.(цп) . Тдк 11 м Оордзом, ко 5 л;чсстО оборуогдп я В каждом решающемГСТРО С 1 ВС 11 ЛИПС 10 3)ВИ(С:Т ОТ ДЛИНЬ" 3)10 111 с с тки1 ель ).;Оорс Гскк.", -- х;рансНе коистр кЦ:Ш М;Ожа ЕЛ 2 ОГО ХСТРО.С:ВД( П)И У МНОжС 10 ).11;,11)сп Зря "(". .С.(,)ЯЗГяс)1(е 1 лочп, бс 10 к норм(злкзсции иблок". ".НожеНИ, е)вы Вход к 1 ждОГО НЗкГОрых соединен с 11 ходом соответст;:уОце 15 Го Опер ).,ИО:1 сг:)с.лтсля( 2 ВторОЙ ВХОД -С ВТСРЬ 1 1 ВХОД(0 ) СГРО.СТЗД. ОьХДЬ ОЛОКОВмножения Одкл 0 снь к (Зходм б)лока пормдл аыц, Гыхбь 1 ото)ОГО св)32 И 11 с ВыхоД".и УСТРОГ ТВД ЧСРСЗ ВЫХОДНЫС)23515 СМЬЕ20 СГОч: Упрдвляюц;е входы к,ночей подсосдшсны к входам ус;";)ойствд по опорному наПР 5)КЕН 1 О,Нд (1 езтс)кс привсдсна стр) кт) рная схемамногоразрядного устройства, т. е. устройства,. Хз 50 х. Х . . . . Хз Хд . з Хз Операция умножения в этом случае сводится к умножению разрядной матрицы Х наразрядный векторУ =-(уу, у) Г,где Т - знак транспортирования матрицы 05 3лителей 4 с резисторами 5 в обратной связи, 2 п - 1 аналоговых блоков б умножения, блок 7 нормализации и 2)г - 1 выходных управляемых ключей 8.На г горизонтальных шинах матрицы 1 от генератора ортогональных сигналов (на чертеже пе показан, так как является общим для всех решающих блоков вычис.Итсльной машины) подаются ортогональные сигналы, например, в базисе Радемахера (Й 1, Л 2 Лз,"1 О Л). Вертикальные шины матрицы 1 явл 5 потся потенциально-нулевыми точками 2 гг - 1 операционных усилителей 4. Ключи матрицы резисторов 1 управляются сигналами Х;, представляющими собой компоненты разрядного 15 вектора Х, моделирующего один из сомножителей (цепи управления на чертеже условно показаны пунктирами), так что если Х 1=1, то все ключи, управляемые этим сигналом, замкнуты, а если Хг=О, то все ключи, управ- -020 ляемые этим сигналом, разомкнуты.Выходы операционных усилителей 4 подсоединены к входам олоков б умножения.На вторые входы блоков 6 умножения подается сигнал, представляющий собой сумму 25 всех ортогональных компонентов (у 1+уг+ +Уз+, , +у), моделирующих разряды числа г.Выходы блоков умножения подключены к блоку 7 нормализации, на выходах которого 30 получаются постоянные сигналы, представляющие в данный момент времени компоненты вектора, моделирующего результат умножения. Для обработки результата в других решающих блоках сигналы должны стать орто гональными, например, в базисс Радемахера, для чего на выходах блока нормализации стоят управляемые выходные ключи, которые управляются от генератора ортогональных сигналов. 40Работа устройства заключается в следующем.Матрица 1 формирует разрядную матрицу )Х которая имеет размер (2 г - -1(г и следующий вид. 45х,у,х,у, +х,у,Р Х,У, + Х,уз + Хзуз2:-(х 1 у=Хй - 1 Ур + Хд 4 - 1хппКомпонсгпы рсзультируОщсго вектора Л представляют собой скалярные произведения с)ОстствуОщих строк мар 11 ць 1,л ) на 1 ктор 1.1С трдк 11;,1 атрицы 1)О,1 ру 10 тся па ыходах 211 Опсрацн1 Ных " 51,:Нтс.1 сй 4, ска- .51 РНЫЕ ПРОПЗВСДЕНИ 51, Т. С. КОМПОНСНТЫ ВЕКО. ра Л получаося на ыходах блоков умножсни 5.В;10 к норма;1 изац 1 и Осущест 1)ляст анализ компонент и перенос из разряда в Оазряд и состоит пз 2 п - 2 схем переноса, Выходные ключи управля 1 отся сигналами генератора ортогона 1 ьых составляющих.Использование принятой системы представления многоразрядных чисел позволяет упростить конструкцию множительного устройства. В частности, по сравнению с прототипом число О,Оков умно)1 СРН 51, кот 01)ые 51 вляОтся сравнительно сложными блоками ЛВ.Ч, умс; Рппено на (гг 1), где гг - число разрядо з сомногк 11 телей.ИЗООРСТЕНИЯс 1)ормула)1 ОГОРаЗР 5 ДНОЕ МПОжитЕЛЬНОЕ УСтРОйетВО, содержащее матрицу резисторов, каждый резистор Однизажимом соединен с одной из вертикальных шин и входом соответств О- щего операционного усилителя в резистором в цепи ооратной связи, а другим зажгмом через управляемый клоч -- с соответствующей горизонтальн 01 шиной, подключенной к входу устройства по опорному напряжению; управляющие входы ключей соединены с первым многоразрядным входом устройства, о т л и ч а- и щ с е с я тем, что, с целью упрощения при умножении;и;огоразрядных чисел, содержит выходные управляемые ключи, блок нормализации и блоки умножения, первый вход ка)кдого из которых соединен с выходом соответствующего операционного усилителя, а второй вход подключен к второму входу устройства; выходы блоков умножения соединены с входом блока нормализации, выходы которого соединены с выходами устройства через выходные управляемые ключи, управляющие входы которых подключены к входам устройства по опорному напряжению.Источники информации, принятые во внимание при экспертизе,516064 11 л 113 2 н- йСостаиитсль О. Сахаров Техред 3. Тараненко едактор И. Грузов корректор Л. Орлова г 1 6, 1 4 Ц 1-1 ИИПИ Заказ Изд.,х;е 1395 Тираж 864 Государственного когяи тета Совета Миистои СССР иэ делан изобрсгсиий и открытий 113035, Москва, Ж, Рауинская наб, ",. 4 Яодиисиос ппография, пр.апуиоаа 51, Сучилин А. М. Основы вычислительной техники, Энергия, 19 б 4.2. Пухов Г. Е. Евдокимов В. Ф. Об одном возможном принципе построения цифровых. вычислительных машин ДЛН СССР, т. 20 о,2, 1973.3. Лвт. св. СССР М 395849, кл. б 0 бо 7/16,1973.