Преобразователь импульсов

О П И С А Н И Е51568ИЗОБРЕТЕН ИЯК ТОРСКОМЮ ИДЕТИЛСТУ Союз Советских Социалистицеских Республик(5 2092829/ 22) Заявлено 03.01.75с присоединением заявк осударстееиный комет Совета Мииистроа ССС по делам изооретенийи открытий(71) Заявитель 4) ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСОВ ватель дополнительно введены блок преобразования длительности импульсов в напряжение, схема сравнения и триггер, нулевой вход которого соединен со вторым входом преобразователя, единичный вход - с выхоцом схемы сравнения, а прямой выходс нулевым входом первого триггера и выходом преобразователя, инверсный выход дополнительного триггера соединен с пер вым вхоцом преобразователя длительностиимпульсов в напряжение, второй вхоц которого соединен с инверсным выходом второго триггера, а выхоц - с первым входом схемы сравнения, второй вхоц которой со единен с шиной нулевого потенциала. Н предлагПре1 и", вания д ние, вь ного по в интег триггер Изобретение относится к измерительнойи вычислительной технике и предназначенодля преобразования двух последовательностей импульсов в третью. При этом частота и длительность импульсов третьей последовательности равны соответственно частоте одной и временному интервалу между импульсами другой преобразуемой последовательности импульсов.Известны преобразователи импульсов,соцержашие триггеры и элемент И, первыйвход которого соединен с первой входнойклеммой преобразователя, второй входс выходом первого триггера, а выход - сосчетным входом второго триггера, прямойвыход которого соединен с единичным входом первого триггера.Нецостатком известных преобразователей импульсов является невысокая точность преобразования, обусловленная неравномерностью частоты преобразованнойпоследовательности импульсов,Цель изобретения - повышение точности преобразования.Для этого в предлагаемый преобразочертеже изображена блок-схема аемого преобразователя.образователь состоит из триггеров элемента И 3, блока 4 преобразолительности импульсов в напряжеполненного на источнике 5 постоянвеличине заряцно-разряцного тока раторе 6, схемы сравнения 7 и а 8.30Преобразователь импульсов, содержащийтриггеры и элементы И, первый вход которо-,го соединен с первой входной клеммой преобразователя, второй вход - с выходом ЗЬпервого триггера, а выход - со счетнымвхоцом второго триггера, прямой выход которого соединен с единичным входом первого триггера, о т л и ч а ю ш и й с ятем, что, с целью повышения точности преобразования, дополнительно введеныблок преобразования цлительности импульсов в напряжение, схема сравнения и триггер, нулевой вход которого соецинен со45вторым входом преобразователя ециничФный вход - с выходом схемы сравнения,а прямой выход - с нулевым входом первого триггера и выходом преобразователя, инверсный выход дополнительного50триггера соединен с первым входом преобразователя длительности импульсов в напряжение, второй вход которого соединен синверсным выходом второго триггера, ввыход - с первым входом схемы сравнения, второй вход которой соединен с шинойнулевого потенциала,Преобразователь раб-гает слецукшим образом.Первая последовательность импульсовГ , подеется на первую входную клемму 1 преобразователя, соединенную с одним из входов элемента И 3, на другой вход которого поступаю". импульсы с выхода триггера 1, Вторая последовательность импульсов Г, подается на вторую входную клемму 10 преобразователя, со 10 ециненную с одним из вхоцов триггера 8, С выхода элемента И 3 импульсы подаются на счетный вход триггера 2, на выходе которого вырабатывается последовательность15 импульсов, поступающая на один из входов блока 4.Перед началом работы триггеры 1, 2, 8 находятся в состояниях, показанных на чертеже.Б момент прихода импульса второй последовательности Г Г происходит опрокидывание триггера 8, который выключает в источнике 5 цепь разряда интегратора 6. В момент перехода напряжения интеграто- М ра 6 через нуль нв выходе схемы сравнения 7 появляется сигнал, перебрасываюший триггер 8 в исходное состояние, При этом выключается цепь разряцв интегратора 6 и опрокидывается первый триггер 1, подготавливая элемент И 3 к приему ближайшего импульса из импульсной после - довательности, ГВ момент прихода этого импульса опрокидывается второй триггер 2 и вклкнает в источнике 5 цепь заряца интегратора 6, Зарядный ток поступает на интегратор 6 ,ао момента прихода следующего импульса из импульсной последовательности ГГ 1 у после чего второй триггер 2 опрокидывается, выключая в источнике, 5 цепь заряда интегратора 6 и перебрасывая первый триггер 1, который запирает элемент И 3. На интеграйдре запоминается напряжение, пропорциональное временному интервалу между двумя импульсами импульсной последовательности 7 . По прив ходу на третий триггер 8 очередного импульса из импульсной последовательностиГ 2 производится списывание запомненного на интеграторе 6 напряжения током разряда источника 5 и "процесс заряд интегратора - запоминание -списываниеповторяется. Пв и ходной клемме 11 преобразователя образуется последовательность импульсов Г,. с длительностью, соответствукшей временному интервалу между ил- пульсами импульсной последовательностиГ и с частотой, соответствующей частоте импульсов импульсной последовательности ГВ установившемся режиме происходиткомпенсация погрешностей, вызванныхразбросом порога срабатывания схемысравнения 7, второй вхоц которой соединен с шиной нулевого потенциале 1 2, и запаздыванием, вносимым конечным временем переключения логических элементов, атакже изменениями постоянной интегратора 6.Кроме того, исключается погрешность,вносимая разбросом параметров источникапостоянного по величине заряцно-разрядного тока, так как заряд и разряд интегратора осуществляют оцним и тем же по величине гоком, что еше более увеличиваетточность преобразования.Формула изобретения515268 Заказ ХЕРР Тирам эд. М // Подписное БП 1 ИПИ Государственного комитета Совета Министров СС .до делам изобретений и открытий Москва, 113035, Раушская наб., 4 илиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Составитель А. Наумов едактор Г ъеиове Текред Н енеевф корректорЛеф