Преобразователь напряжения в код

ОПИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДОЕЙЬСТВУ Союз СоветскихСоциалистическихРеспубзик 11) 507930 ное к авт, свид-ву10 74 21) 2067297/26 1) ополн ено 0(5 л 3/17 аявки-рисоединени ооудвротеенный квинтетСовете Мнннотров СССРпо делам изобретенийн открытий 23) Приоритет43) Опубликовано 25.03.765 юллетень11(45) Дата опубликования описания 14.04.76(72) Авторы изобретени 3 Московский ордена Ленина авиационный институ им. Серго Орджоникидзе) Заявитель 54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КО ится к области выи может быть ис-цифровых контрольсте мах вэличн ого О х Изобретение откосчислительной техникапользовано в аналогоно-измерительных си Р назначения.Известно устройство, содержащее в каждом разряде вычитающий блок, один ,вход которого подключен к источнику преобразуемого напряжения, в другой вход- через резистивную матрицу к источнику эталонного напряжения, через ключ выход одного разряда подключен к одному из входов резистивной матрицы следующего разряда, выходы разрядов подключены ко входам выходного регистра результата, на выходе которого включен блок выдачи информации, причем выход вычитаюшего блока подключен ко входу органа сравнения,Однако яри работе этого преобразователя не исключена возможность получения неправильного результата, связанного с ошибкой неоднозначности считывания. Причиной этой ошибки является то, что при достаточной близости преобразуемого напряжения к опорному, поступающему с вы хода матрицы данного разряда, орган сравнения с некоторой вероятностью можетоказаться квк в нулевом, так и в единичном состоянии, Соответственно и состояб ния органов сравнения последующих ступеней будут зависеть от состояния этогооргана сравнения, Ошибка, связанная с неоднозначностью считывания, может достигать 100%.1 Кроме того, выбор времени преобразования равен максимальному времени, неободимому на обработку всех разрядов.Предлагаемое устройство отличаетсяот известного тем, что, с целью устра нения ошибки неоднозначности считыванияинформации и повышения быстродействий,в каждый разряд устройства введен дополнительный орган сравнения, схема И исхема неравноэнвчности, причем вход до полнительного органа сравнения подключен к выходу вычитвюшего блока, выходыосновного и дополнительного органов сравнения соединены соответственно со входами схемы И и схемы нерввноэначности, М выход схемы И через элемент задержки,(1, - ц )=опка 1 Хн р )1выходное напряжение органов сравненияможет соответствовать с некогорой вероятностью как логическому нулю, так и логической единице,При наличии на выходах обоих органовсравнения К -го порядка двух логическихединиц, схема И 7 вырабатывает управляющий сигнал, когэрый с помощью ключа10 подключает эталонное напряжение Еподаваемое на шину 13, в старшие разряды матрицы последующих разрядовВ этом случае й -ый разряц вьвхэднэго кода, равный ецинице, через элементзадержки 8 записывается с помощью блокауправления 6 в сэогветсгвуюший разрядвь 1 хэднэго регистра, Если будет выполняться второе условие,го я -ый разряд выходного кода равен нулю, а ключ аналогового напряжения 10 подает в старшиеразряды матриц последующих ступенейпреобразования напряжение, оавное нулю,Если преобразуемое напряжение Ихгакэво, что выполняются третье и четвертое соотношения, тэ при появлении навыходе органа сравнения сэогвегствуюшегоразряда логической комбинации типа "10"на выходе схемы неоднозначности 5 появляегся сигнал, записывающий с помощьюблэка управления 6 единицу в соответствующий разряд выходного регистра резульгата и нули во все младшие разряды. Кромегого, блок управления 6 пэ этому сигна-лу блокирует воэможность записи результатов преобразования в данном и мвладшихразрядах, поступаюших с соответствующихэлеменгэв задержки, Их постоянная времени должна быть такой, чтобы сигналблокировки опережал сигналы, поступающие со схем И последующих младших разрядов. Сигналы со схем неоднозначности используются в блоке 1 1 формирования импульса счигывания реэультага преобразования, подаваемого в схему выдачи информации. В случае если напряжениеИ не пэпадаег в зону неэпределеннэсгиорганов сравнения, считывание результата прэиэвэаигся через фиксирэвавгные промежутки времени импульсом окончания преобразования, поступающим на блэк выдачи информации в канал связи, - ЦЗО кес., т "х маис. млкс где ть -количество разрядов преобразователя, я - номер разряда преобразователя. Ключи 10 находятся в разомкнутомсостоянии, Выходное напряжечие органовсравнения 3 и 4 соответствует логическому нулю. Вь;ходнэй регистр реэульгатаэбнулен,В момент подачи на шину 14 преэбра- Щэуемого напряжения Ых органы сравнениякаждого ц -го разряда сравнивают разнэстнэе напряжение (Ь 1), и ), снимаемоес вычитаюшегэ блэка 2, с пороговым напряжецием Цц = + - ,(где Ь -квант шкалы2преобразователя), подаваемым на шины 15и 16,В случае если раэностнэе напряжецие(где ь 1 п - ширина зоны неопределенности срабатывания органа сравнения), навыходе органов сравнения появляется напряжение, соответствуювцее уровню логической ециницы. Если же а выход схемь, неравнозначности непосредственно подключены к Олоку управлениявыходным регистром резулв татав выходсхемы неравнозчачности через формирова, тель импульса считывания пэакпочен к 5упоавпяюшему входу блока выдачи информ ации,На чертеже дана блок-схсма предлагаемого преобразователя,Устройство содержит резистивную ма- ртрицу 1 ти.ва Р-. Й; вычитаюшии блок 2,органысравнения 3 и 4; схему неравнозначности 5, блэк 6 управления выходнымрегистром результата, схему И 7, элемент задержки 8, выходной регистр Р ре-, рбзультата; ключи 10, :формиоователь 11импульсов считывания; блэк 12 выдачифинформации; шину 13 в на которую подается эталонное напряжение, шину 14, на которую подается преобразуемое напряжение; 2 Ошины 15 и6, на которые подаются пороговые напряжения.Предлагаемый преобразователь напряжения в коа работает следующим образом,В исходном состоянии на выходах реэистивных матриц 1 формируется опорноенапряжение У оп р ввнэе соответственнокв 4 В случае если разностное напряжение О( Б - .) )- ( 2),опх2то выходное напряжение органов сравнениясоответствует логическому нулю. формула иээбре генияПреэбразователь напряжения в код, содержаший в каждом разряде вычигаюший507 930 Составитель А. КузнецовТехред М. Ликович Корректор Б. Ковалева Редактор О. Стенина Заказ 133 ; иРаж 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раущская наб., д. 4/5Филиал ППП "Патент", г, Ужгород, ул. Гагарина, 101 блок, один вход которого подключен к источнику пщобразуемого напряжения, адругой вход - через резистивную матрицук источнику эталонного напряжения, черезключ выход одного разряда подключен к бодному из входов резистивной матрицы следующего разряда, выходы разрядов подключены ко входам выходного регистра результата, на выходе которого включен блоквъ дачи информации, причем выход вычита Оющего блока подключен ко входу органасравнения, отличающийся тем,что, с целью устранения ошибки неоднозначности считывания информации и повыщения быстродействия, в каждый разряд 1 х устройства введен дополнительный орган сравнения, схема И и схема неравнозначности, причем вход дополнительного органа сравнения подключен к выходу вычитающего блока, выходы основного и дополнигельпого органов сравнения соединены соответственно со входами схемы И и схемы не- равнозначности, выход схемы И через элемент задержки, а выход схемы неравнозначности непосредственно подключены к блоку управления выходным регистром результата, выход схемы неравнозначности через формирователь импульса считывания подключен к управляющему входу блока выдачи информации.